Câu hỏi Ôn tập Kiến trúc máy tính 2024 - Bài tập thực hành và giải thích | Đại Học Nội Vụ Hà Nội

lOMoARcP SD| 58886076
PHẦN 1. BÀI TẬP THỰC HÀNH: Bài tập 1
1. Chuyển số 4035 từ hệ thập phân sang hệ nhị phân.
2. Chuyển số 4056 từ hệ thập phân sang hệ bát phân. Bài tập 2
Bộ nhớ cache có kích thước 32KB với mỗi block là 64 byte. Hãy tính số block
có thể lưu trữ trong cache và giải thích cơ chế xử lý cache miss. Bài tập 3
1. Biểu diễn số −39 trong hệ nhị phân sử dụng phương pháp bù 2 (2’s complement) với 8 bit.
2. Biểu diễn số 79 trong hệ nhị phân sử dụng phương pháp bù 2 với 8 bit. Bài tập 4
Một CPU có 4 pipeline và tần số xung nhịp là 2.8GHz. Tính số lệnh ược xử lý
trong 5 giây và giải thích lợi ích của pipeline trong việc cải thiện hiệu suất. Bài tập 5
1. Thực hiện phép cộng hai số nhị phân: 10111001₂ + 10110110₂.
2. Thực hiện phép trừ hai số nhị phân: 11000001₂ − 10011101₂. Bài tập 6
Bộ nhớ cache có kích thước 64KB với mỗi block là 256 byte. Hãy tính số block
trong cache và giải thích cơ chế thay thế block khi cache bị ầy. Bài tập 7
1. Giả sử CPU có tần số 3 GHz và tiêu thụ công suất 65W. Tính công suất
tiêu thụ nếu tần số tăng lên 3.5 GHz mà không thay ổi kiến trúc.
2. Giải thích mối quan hệ giữa tần số xung nhịp và công suất tiêu thụ của CPU. Bài tập 8
Một CPU có tần số xung nhịp là 2.5GHz và thực hiện ược 4 lệnh mỗi chu kỳ.
Tính số lệnh mà CPU có thể xử lý trong 1 giây. Giải thích khái niệm xung nhịp trong CPU. Bài tập 9
Bộ iều khiển ngắt trong CPU.
1. Giải thích vai trò của bộ iều khiển ngắt trong CPU. lOMoARcP SD| 58886076
2. Tính số ngắt CPU có thể xử lý trong 1 giây nếu mỗi ngắt mất 10,000 chu
kỳ và tần số CPU là 2.5 GHz. Bài tập 10
Giả sử một CPU sử dụng pipeline 5 giai oạn với mỗi giai oạn mất 1 chu kỳ xung nhịp ể thực hiện.
1. Giải thích cách hoạt ộng của pipeline trong CPU.
2. Nếu một chương trình cần 100 lệnh ể hoàn thành, tính số chu kỳ xung
nhịp tối thiểu cần thiết ể thực hiện chương trình này trên CPU có pipeline. Bài tập 11
Một hệ thống sử dụng phương pháp interrupt ể xử lý các yêu cầu I/O. Hãy giải
thích cách hoạt ộng của interrupt và so sánh với phương pháp polling. Bài tập 12
1. Chuyển số -25 từ hệ thập phân sang hệ nhị phân sử dụng phương pháp bù 2 với 16 bit.
2. Biểu diễn số -57.5 trong hệ nhị phân dấu phẩy ộng theo chuẩn IEEE 754. Bài tập 13
Một CPU có tần số xung nhịp là 4GHz. Tính thời gian cần thiết ể thực hiện một
lệnh nếu mỗi lệnh cần 3 chu kỳ xung nhịp. Giải thích khái niệm chu kỳ xung nhịp. Bài tập 14
Giả sử một CPU có ba loại lệnh A, B, C. Số chu kỳ xung nhịp ể thực hiện các
lệnh tương ứng là 1, 2, và 3.
1. Tính thời gian trung bình ể thực hiện một lệnh.
2. Nếu tần số xung nhịp của CPU là 2 GHz, tính tốc ộ thực hiện lệnh của CPU (lệnh/giây). Bài tập 15
Một hệ thống sử dụng cache liên kết trực tiếp (Direct-mapped Cache). Hãy mô
tả cách hệ thống tìm kiếm dữ liệu trong cache và xử lý khi xảy ra cache miss. Bài tập 16
Một CPU có tần số xung nhịp là 2.8 GHz và thực hiện một chương trình với 3 triệu lệnh.
1. Tính số lệnh CPU có thể thực hiện trong 1 giây. lOMoARcP SD| 58886076
2. Tính thời gian ể hoàn thành chương trình 3 triệu lệnh này. PHẦN 2. VẤN ĐÁP:
1. Mô tả vai trò của bộ iều khiển vào/ra (I/O controller) trong hệ thống máy tính
và cách nó quản lý các thiết bị ngoại vi.
2. Giải thích cơ chế interrupt-driven I/O và so sánh với Polling I/O. Nêu ưu
nhược iểm của từng phương pháp.
3. Trình bày sự khác nhau giữa bộ nhớ SRAM và DRAM. Tại sao SRAM
thường ược dùng làm bộ nhớ cache còn DRAM ược sử dụng làm bộ nhớ chính?
4. Mô tả nguyên lý hoạt ộng của bộ iều khiển DMA (Direct Memory Access) và
giải thích tại sao nó quan trọng trong việc truyền dữ liệu giữa các thiết bị I/O và bộ nhớ.
5. Hãy trình bày và giải thích sự khác nhau giữa CPU RISC và CPU CISC.
6. Hãy mô tả quá trình truy cập dữ liệu từ bộ nhớ chính (RAM) và cách CPU
tương tác với RAM trong quá trình thực thi chương trình.
7. Trình bày sự khác nhau giữa paging và segmentation trong quản lý bộ nhớ.
8. Trình bày nguyên lý hoạt ộng của bộ nhớ cache và cách nó tương tác với bộ
nhớ chính (RAM) ể cải thiện hiệu suất hệ thống.
9. Giải thích vai trò của ALU (Arithmetic Logic Unit) trong CPU và mối quan
hệ của nó với bộ iều khiển (Control Unit).
10. Mô tả cách pipeline trong CPU hoạt ộng và cách nó tăng cường hiệu suất xử
lý. Nêu ví dụ về các xung ột có thể xảy ra trong pipeline (ví dụ: hazard).
11. Trình bày sự khác biệt giữa paging và segmentation trong quản lý bộ nhớ.
Giải thích cách mỗi phương pháp ảnh hưởng ến tốc ộ truy cập dữ liệu.
12. Giải thích sự khác nhau giữa cache trực tiếp (Direct-mapped Cache) và cache
liên kết ầy ủ (Fully Associative Cache). Nêu ưu nhược iểm của từng loại.
13. So sánh giữa SRAM và DRAM. Tại sao SRAM thường ược sử dụng làm bộ
nhớ cache, còn DRAM ược sử dụng làm bộ nhớ chính?
14. Giải thích khái niệm hyper-threading trong CPU và nêu các ưu iểm của nó
trong việc cải thiện hiệu suất xử lý.
15. Mô tả nguyên lý hoạt ộng của bộ iều khiển DMA (Direct Memory Access) và
giải thích tại sao nó quan trọng trong việc truyền dữ liệu giữa các thiết bị I/O và bộ nhớ.
16. So sánh các phương pháp iều khiển I/O: phương pháp I/O lập trình
(programmed I/O), I/O ngắt (interrupt-driven I/O) và I/O trực tiếp bộ nhớ (Direct Memory Access - DMA). lOMoARcP SD| 58886076
17. Trình bày sự khác nhau giữa RAM và ROM. Nêu các ứng dụng cụ thể của
mỗi loại bộ nhớ trong hệ thống máy tính.
18. Giải thích khái niệm interrupt và mô tả cách hệ thống xử lý các yêu cầu I/O
bằng cơ chế interrupt-driven I/O.
19. Trình bày chi tiết về cơ chế hoạt ộng của bộ nhớ ROM (Read-Only Memory)
và phân tích các ứng dụng cụ thể của nó trong hệ thống máy tính.
20. Mô tả sự khác nhau giữa kỹ thuật I/O ồng bộ và I/O bất ồng bộ, và giải thích
trường hợp nào sử dụng I/O bất ồng bộ sẽ hiệu quả hơn.
21. Mô tả kiến trúc Von Neumann và kiến trúc Harvard, và giải thích tại sao một
trong hai có hiệu suất cao hơn trong một số trường hợp.
22. Trình bày các lợi ích của việc sử dụng kỹ thuật DMA (Direct Memory
Access) trong hệ thống vào/ra và nêu các trường hợp iển hình sử dụng DMA.
23. Phân tích và so sánh chi tiết giữa bộ nhớ SRAM (Static RAM) và DRAM
(Dynamic RAM) về cấu trúc, nguyên lý hoạt ộng và hiệu suất.