/25
Ôn cu trúc máy tính vi x
1. H thng máy nh
- Thành phn bn ca máy tính:
o B x lí trung tâm (CPU): điều kin các hoạt động ca máy tính
và x lý d liu.
B x (Control unit): điu kin hot động ca CPU
máy tính.
B s hc và logic (ALU): thc hin các phép tính toán và
logic.
Các thanh ghi(registers): cung cp kh năng lưu tr ni
b cho CPU.
CPU interconection: cung cp liên lc gia control unit,
ALU, registers.
o
B nh chính: lưu tr d liu.
o I/O: truyn d liu gia máy tính môi trường bên ngoài.
o System interconection: cung cp liên lc gia CPU, b nh
chính và I/O.
- Lch s ca máy tính:
o Thế h đầu tiên - ng chân không(vacuum tubes):
Máy tính đầu tiên: ENIAC
Von Neumann Architecture: khái niệm lưu trữ chương
trình.
o Thế h th hai Bóng bán dn(transistors):
Nh hơn, r hơn, tn nhit ít hơn.
Các b s hc, logic, điu kin phc tp hơn.
Ngôn ng lp trình câp cao.
o Thế h th ba Mch tích hp(integrated circuits):
Chế to toàn b mch đin trong mt miếng slicon nh.
Moore’s law: s ng transistors gp đôi mi m.
M Law t 1970’s: s ng transistors gp đôi mi 2 m.
Giá thành ca mt con chip gn như không thay đổi.
Mt độ cao hơn, hiu sut cao hơn.
Máy tính nh hơn.
Gim đin năng.
o B nh bán dn:
ng dng mch tích hp để xây dng b nh.
Cha đưc nhiu dung ng n.
Đọc không phá hy.
Nhanh hơn.
- Đánh giá hiu sut:
o Tc độ thc hin lnh:
MIPS
=
Ic
=
f
Ts × 10
6
CPI × 10
6
MIPS: triu câu lnh mi gy
Ic: s ng câu lnh.
Ts: thi gian thc hin chương trình.
CPI: s chu mi câu lnh.
f: xung nhp.
T: tn s.
f
=
1
T
Ts=CPI ×T × Ic
2. H thng s đếm
- Các h thng s đếm: thp phân, nh phân, thp lc phân, bát
phân.
- Chuyn đổi gia các h s:
o Phn nguyên, chia cho x ly cho đến khi bng 0.
o Phn thp phân, nhân cho x ly nguyên cho đến khi bng
0 hoặc đạt độ chính xác yêu cu.
- Các phép toán s hc:
o Phép cng nh phân:
A
B
A + B
0
0
0
0
1
1
1
0
1
1
1
0(nh 1)
o Phép tr nh phân:
A
B
A B
0
0
0
0
1
1(Mượn 1)
1
0
1
1
1
0
o Phép nhân nh phân
A
B
A × B
0
0
0
0
1
0
1
0
0
1
1
1
o Phép chia nh phân
- S nh phân du hai:
o S bù hai: đảo bit cng 1.
Bit trng s ln nht quy ước du: 0(+), 1(-).
Tìm giá tr ca s âm:
1) Khai triển như số dương nhưng bit có trọng s ln
nht nhân thêm vi -1.
2) Ly hai ca đưc s dương cùng biên độ.
Phm vi biu din: 2
n1
đến 2
n1
1.
o Cng tr hai s hai: thc hin như s không du.
Thc hin trên toán hng cùng chiu dài.
Kết qu đúng nếu nm trong phm vi biu din.
o S du phy tĩnh:
Định dng s du phẩy tĩnh n bit với m bit dùng cho
phn l thp phân.
o S du phy động:
S thc N thưng đưc biu din i dng s du
phẩy động:
N =±M ×X
E
(1 M X)
Trong đó:
M phn đnh tr.
X s.
E phần lũy tha.
- Chun IEEE 754:
o S du động kiu đơn(32 bit):
8 bit
32 bit
e
m
o Trong đó:
S bit du.
e = E + 127.
m phn l ca phn định tr M (M = 1.m)
o Công thc xác định giá tr s thc:
X =(−1)
S
×1. 2
e127
3. Các phép toán logic
- Đại s boole:
o Gm 3 toán t (AND), (OR) (NOT).
AND OR NOR
- Các tiên đề:
o Tính giao hoán:
x + y= y + x
y= y ×x
o
Tính kết hp:
(x + y )+ z =x+( y + z)
( y)×z =( z)
o Tính phân phi:
( y + z )= y + x×z
x +( y ×z )=(x+ y )×( x + z )
o Phn t đồng nht:
x +1=1
x +0=x
1=x
0=0
o Phn t bù:
x
+
x
=
1
x=0
- Các định bn:
´
x
=
x
X
Y
X × Y
0
0
0
0
1
0
1
0
0
1
1
1
X
Y
X + Y
0
0
0
0
1
1
1
0
1
1
1
1
X
X
0
1
1
0
x
+
x
=
x
x=x
x + y=x × y
y=x + y
- Cách định hp th:
x + y=x
(
x
+
y
)=
x
x
+(
y
)=
x
+
y
(
x
+
y
)=
y
y + x×z + y ×z=x × y + x ×z
4. Cng logic
- Cổng đảo (NOT):
o hiu:
o
Phương trình logic:
y
=
x
- Cng (AND):
o hiu:
o
Phương trình logic:
z
=
x × y
- Cng (OR):
o hiu:
o Phương trình logic:
z=x + y
- Cng (NAND):
o hiu:
o
Phương trình logic:
z
=
x × y
- Cng (NOR):
o hiu:
o Phương trình logic:
z=x + y
- Cng XOR:
o hiu:
o Phương trình logic:
z=x y= y + y
- Cng XNOR:
o hiu:
o Phương trình logic:
z=x y= y + y
- Chuyn đổi gia các cng logic:
5. Chc năng ca máy tính:
- Các thanh ghi(registers):
o PC: địa ch ca câu lnh tiếp theo.
o IR: địa ch ca câu lnh đang đưc thc thi.
o MAR: địa ch ô nh đang được truy cp trong b
nh.
o MBR: ni dung ca ô nh đang được truy cp trong
b nh.
o IO AR: địa ch I/O.
o IO BR: ni dung I/O.
- Chức năng cơ bản là thực thi chương trình, tc là thc
thi lnh(instruction).
- X lnh: đọc lnh t b nh thc hin tng lnh.
- 4 loi câu lnh:
o Truyn d liu gia b nh b x lí.
o Truyn d liu gia I/O b x lí.
o Thc hin phép toán s hc hoc logic trên d liu.
o Lnh điu kin.
- Mt s opcode:
o 0001(1): ly AC t b nh.
o 0010(2): lưu AC vào b nh.
o 0101(5): thêm vào AC t b nh.
- Chu lnh:
o Tính toán địa ch câu lnh.
o Ly lnh.
o Gii mã lnh.
o Tính toán địa ch toán hng.
o Ly toán hng.
o Thao tác d liu.
o
Lưu tr toán hng.
6. Ngt(interrupts):
- Là một cơ chế mà các module khác(I/O, b nh) có th
làm gián đoạn quá trình x lí bình thường ca b nh.
- Nhiu lnh ngt:
7. Bus interconnection:
- Đưng kết ni c thành phn khác nhau ca máy tính.
- Dedicated bus:
o Dây dn riêng cho d liu địa ch.
o th đưa địa ch d liu trên bus cùng c.
o Thông ng cao, ít tranh chp.
o Tăng kích thưc chi phí.
- Multiplexed bus:
o Một đường có th s dng thời điểm khác nhau
để cha d liu hoặc địa ch.
o
Ít đưng bus hơn.
o
Mch phc tp hơn.
o Kh năng gim hiu sut.
8. Các loi địa ch:
- Immediate: operand mt giá tr c th.
- Direct: operand giá tr ca mt biến.
- Indirect: địa ch ca operand đưc lưu trong mt biến.
- Register: operand là mt thanh ghi.
- Register indirect: địa ch của operand được lưu trong
thanh ghi.
- Displacement: thay thế giá tr ca biến bng mt biu
thc.
- Implicit: operand đưc lưu trong mt stack register.
9. Cu trúc chc năng ca b x lí:
- Yêu cu ca b x lí:
o Tìm np lnh.
o Gii mã lnh.
o
Tìm np d liu.
o
X d liu.
o Ghi d liu.
- Thanh ghi:
o Thanh ghi hoc tp hp thanh ghi cha các thông
tin trng thái.
o
Các trưng c thông thưng:
Sign, zero, carry, equal, overflow, interrupt
enable/ disable, supervisor.
o Các thông tin trng thái để đưa ra quyết định r
nhánh.
- Chiến c pipelining:
o Công thc speedup:
n×k
×
f 2
f 1
n
+
k
1
o Trong đó:
f1:
tn s khi không thc hin pipelining.
f2: tn s khi thc hin pipelining.
n: s câu lnh.
k: s phn pipelining.
- Pipelining hazards:
o Resource hazard.
o Data hazard.
o Control hazard.
10. H thng b nh máy tính:
- B nh đệm(cache):
o Là b nh tốc độ cao nm gia CPU và b nh chính
và gi 1 bn sao ca d liệu được s dụng thường
xuyên.
o Khi CPU mun mt giá tr d liu t b nh, nó s tìm
trong cache trước.
o Nếu d liu nm trong cache s s dng d liu đó.
o Nếu d liu không nm trong cache, s sao chép
mt dòng d liu t b nh vào trong cache cung
cp cho CPU nhng gì nó mun.
Hit
+
Miss
o Cache hit: d liu cn đã trong cache.
o Cache miss: d liu cn chưa trong cache.
o T l hit:
hit ratio=
Hit
- Dòng cache:
- Kích c Cache:
o Càng ln càng tt.
o
Kích c b gii hn bi:
Không gian trên chip x lí.
Hn chế sn xut.
Tr giá.
- Mapping:
o Thut toán ánh x b nh chính vào dòng b nh đệm.
o Direct mapping:
Khi j trong b nh chính s đưc ti vào ng
i= jmod m
(m s line trong cache).
Địa ch b nh:
Tag
Line
Word
Độ dài bit
S khi ca
1 dòng
S line ca
cache
S t ca
mt khi
o Fully associative mapping:
Mt khi có th ti vào bt c dòng nào trong
cache.
Địa ch b nh:
Tag
Word
Độ dài bit
S khi trong b nh
S t ca mt khi
o Set associative mapping:
Mi cache gm m set mi set gm k line. Mt
khi có th ti vào bt dòng nào trong 1 set nht
định.
Địa ch b nh:
Tag
Set
Word
Độ dài bit
S khi ng
vi 1 set
S set trong
cache
S t ca
mt khi
- Replacement policy:
o Khi xy ra miss cache, d liu s đưc sao chép vào 1
v trí nào đó trong b nh đệm.
o Vi set associative fully associative, h thng phi
quyết định v trí đt d liu và giá tr nào đưc thay thế.
o Thut toán thay thế:
Nhp tc xut trước.
Ít s dng gn đây nht.
Ít s dng thưng xun nht.
Ngu nhiên.
- Các b nh bán dn:
B nh
Loi
Random - access memory
(RAM)
Read write memory
Read only memory (ROM)
Read only memory
Programmable ROM (PROM)
Read only memory
Erasable PROM (EPROM)
Read mostly memory
Electrically erasable PROM
(EEPROM)
Read mostly memory
Flash memory
Read mostly memory
- DRAM và SRAM:
DRAM
SRAM
To ra t các ô, lưu trữ d
liu bng cách sc t đin
Thiết b kĩ thuật s s dng
các phn t logic như b x
S hin din hay vng mt
của điện tích trong t đưc
hiu bit nh phân 1 hoc 0
Các giá tr nh phân đưc lưu
tr bng cách s dng cu
hình cng logic flip-flop
Yêu cu sc làm mi đnh kì
để duy trì lưu dữ liu
Lưu trữ d liu min là có
ngun cung cp cho nó
Nh, r hơn, chm hơn
Ln, đt hơn, nhanh hơn
Thường s dng cho b nh
chính
Thường s dng cho b nh
cache
- Dung ng t chc:
o
Dung ng thưng biu th bng bit.
o
T chc thưng biu th bng
word ×acess width
o Hai thiết b có th có cùng dung lượng, nhưng khác
nhau v t chc.
1 Mb (256 4
)
256K t, mi t 4 bit.
1 Mb(128 K ×8)
128K t, mi t 8 bit.
- Note:
1 byte = 8 bits.
- Kích thưc RAM đưc đo bng đơn v nh phân, trong khi
kích thưc cng đưc đo bng đơn v thp phân.
- Sa li:
- sa li hamming:

Preview text:

Ôn cấu trúc máy tính và vi xử lí 1. Hệ thống máy tính
- Thành phần cơ bản của máy tính:
o Bộ xử lí trung tâm (CPU): điều kiển các hoạt động của máy tính và xử lý dữ liệu.
▪ Bộ xử lí (Control unit): điều kiển hoạt động của CPU và máy tính.
▪ Bộ số học và logic (ALU): thực hiện các phép tính toán và logic.
▪ Các thanh ghi(registers): cung cấp khả năng lưu trữ nội bộ cho CPU.
▪ CPU interconection: cung cấp liên lạc giữa control unit, ALU, registers.
o Bộ nhớ chính: lưu trữ dữ liệu.
o I/O: truyền dữ liệu giữa máy tính và môi trường bên ngoài.
o System interconection: cung cấp liên lạc giữa CPU, bộ nhớ chính và I/O.
- Lịch sử của máy tính:
o Thế hệ đầu tiên - Ống chân không(vacuum tubes):
▪ Máy tính đầu tiên: ENIAC
▪ Von Neumann Architecture: khái niệm lưu trữ chương trình.
o Thế hệ thứ hai – Bóng bán dẫn(transistors):
▪ Nhỏ hơn, rẻ hơn, tản nhiệt ít hơn.
▪ Các bộ số học, logic, điều kiển phức tạp hơn.
▪ Ngôn ngữ lập trình câp cao.
o Thế hệ thứ ba – Mạch tích hợp(integrated circuits):
▪ Chế tạo toàn bộ mạch điện trong một miếng slicon nhỏ.
▪ Moore’s law: số lượng transistors gấp đôi mỗi năm.
▪ M Law từ 1970’s: số lượng transistors gấp đôi mỗi 2 năm.
▪ Giá thành của một con chip gần như không thay đổi.
▪ Mật độ cao hơn, hiệu suất cao hơn. ▪ Máy tính nhỏ hơn. ▪ Giảm điện năng. o Bộ nhớ bán dẫn:
▪ Ứng dụng mạch tích hợp để xây dựng bộ nhớ.
▪ Chứa được nhiều dung lượng hơn. ▪ Đọc không phá hủy. ▪ Nhanh hơn.
- Đánh giá hiệu suất:
o Tốc độ thực hiện lệnh:
MIPS= Ic = f
Ts × 106 CPI × 106
▪ MIPS: triệu câu lệnh mỗi giây
▪ Ic: số lượng câu lệnh.
▪ Ts: thời gian thực hiện chương trình.
▪ CPI: số chu kì mỗi câu lệnh. ▪ f: xung nhịp. ▪ T: tần số. ▪ f = 1 T
Ts=CPI ×T × Ic
2. Hệ thống số đếm
- Các hệ thống số đếm: thập phân, nhị phân, thập lục phân, bát phân.
- Chuyển đổi giữa các hệ cơ số:
o Phần nguyên, chia cho x lấy dư cho đến khi bằng 0.
o Phần thập phân, nhân cho x lấy nguyên cho đến khi bằng
0 hoặc đạt độ chính xác yêu cầu.
- Các phép toán số học: o Phép cộng nhị phân: A B A + B 0 0 0 0 1 1 1 0 1 1 1 0(nhớ 1) o Phép trừ nhị phân: A B A – B 0 0 0 0 1 1(Mượn 1) 1 0 1 1 1 0 o Phép nhân nhị phân A B A × B 0 0 0 0 1 0 1 0 0 1 1 1 o Phép chia nhị phân
- Số nhị phân có dấu – Bù hai:
o Số bù hai: đảo bit cộng 1.
▪ Bit có trọng số lớn nhất quy ước dấu: 0(+), 1(-).
▪ Tìm giá trị của số âm:
1) Khai triển như số dương nhưng bit có trọng số lớn nhất nhân thêm với -1.
2) Lấy bù hai của nó được số dương có cùng biên độ.
▪ Phạm vi biểu diễn: −2n−1 đến 2n−1−1.
o Cộng trừ hai số bù hai: thực hiện như số không dấu.
▪ Thực hiện trên toán hạng có cùng chiều dài.
▪ Kết quả đúng nếu nằm trong phạm vi biểu diễn. o Số dấu phẩy tĩnh:
▪ Định dạng số dấu phẩy tĩnh n bit với m bit dùng cho phần lẻ thập phân. o Số dấu phẩy động:
▪ Số thực N thường được biểu diễn dưới dạng số dấu phẩy động:
N =±M ×X E(1 ≤ M X) ▪ Trong đó:
• M là phần định trị. • X là cơ số. • E là phần lũy thừa. - Chuẩn IEEE 754:
o Số dấu động kiểu đơn(32 bit): 1 bit 8 bit 32 bit S e m o Trong đó: ▪ S là bit dấu. ▪ e = E + 127.
▪ m là phần lẻ của phần định trị M (M = 1.m)
o Công thức xác định giá trị số thực:
X =(−1)S ×1. 2e−127 3. Các phép toán logic
- Đại số boole:
o Gồm 3 toán tử là (AND), (OR) và (NOT). AND OR NOR X Y X × Y X Y X + Y X X 0 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 1 1 1 1 1 1 - Các tiên đề: o Tính giao hoán:
x + y= y + x
x× y= y ×x o Tính kết hợp:
➢ (x + y )+ z =x+( y + z)
➢ (x× y)×z =( y× z) o Tính phân phối:
( y + z )=x× y + x×z
x +( y ×z )=(x+ y )×( x + z ) o Phần tử đồng nhất: ➢ x +1=1 ➢ x +0=x1=x0=0 o Phần tử bù: ➢ x + x=1 ➢ x× x=0
- Các định lý cơ bản: ➢ ´x=x
x + x=x x× x=x
x + y=x × y
x× y=x + y
- Cách định lý hấp thụ:
x + x× y=x
( x+ y )=x
x +( x× y )=x+ y
( x+ y )=x× y
x× y + x×z + y ×z=x × y + x ×z 4. Cổng logic - Cổng đảo (NOT): o Ký hiệu:
o Phương trình logic: y=x - Cổng (AND): o Ký hiệu:
o Phương trình logic: z=x × y - Cổng (OR): o Ký hiệu:
o Phương trình logic: z=x + y - Cổng (NAND): o Ký hiệu:
o Phương trình logic: z=x × y - Cổng (NOR): o Ký hiệu:
o Phương trình logic: z=x + y - Cổng XOR: o Ký hiệu:
o Phương trình logic: z=x y=x× y + x× y - Cổng XNOR: o Ký hiệu:
o Phương trình logic: z=x y=x× y + x× y
- Chuyển đổi giữa các cổng logic:
5. Chức năng của máy tính:
- Các thanh ghi(registers):
o PC: địa chỉ của câu lệnh tiếp theo.
o IR: địa chỉ của câu lệnh đang được thực thi.
o MAR: địa chỉ ô nhớ đang được truy cập trong bộ nhớ.
o MBR: nội dung của ô nhớ đang được truy cập trong bộ nhớ. o IO AR: địa chỉ I/O. o IO BR: nội dung I/O.
- Chức năng cơ bản là thực thi chương trình, tức là thực thi lệnh(instruction).
- Xử lí lệnh: đọc lệnh từ bộ nhớ và thực hiện từng lệnh.
- 4 loại câu lệnh:
o Truyền dữ liệu giữa bộ nhớ và bộ xử lí.
o Truyền dữ liệu giữa I/O và bộ xử lí.
o Thực hiện phép toán số học hoặc logic trên dữ liệu. o Lệnh điều kiển. - Một số opcode:
o 0001(1): lấy AC từ bộ nhớ.
o 0010(2): lưu AC vào bộ nhớ.
o 0101(5): thêm vào AC từ bộ nhớ. - Chu kì lệnh:
o Tính toán địa chỉ câu lệnh. o Lấy lệnh. o Giải mã lệnh.
o Tính toán địa chỉ toán hạng. o Lấy toán hạng. o Thao tác dữ liệu. o Lưu trữ toán hạng. 6. Ngắt(interrupts):
- Là một cơ chế mà các module khác(I/O, bộ nhớ) có thể
làm gián đoạn quá trình xử lí bình thường của bộ nhớ.
- Nhiều lệnh ngắt: 7. Bus interconnection:
- Đường kết nối các thành phần khác nhau của máy tính. - Dedicated bus:
o Dây dẫn riêng cho dữ liệu và địa chỉ.
o Có thể đưa địa chỉ và dữ liệu trên bus cùng lúc.
o Thông lượng cao, ít tranh chấp.
o Tăng kích thước và chi phí. - Multiplexed bus:
o Một đường có thể sử dụng ở thời điểm khác nhau
để chứa dữ liệu hoặc địa chỉ. o Ít đường bus hơn. o Mạch phức tạp hơn.
o Khả năng giảm hiệu suất.
8. Các loại địa chỉ:
- Immediate: operand là một giá trị cụ thể.
- Direct: operand là giá trị của một biến.
- Indirect: địa chỉ của operand được lưu trong một biến.
- Register: operand là một thanh ghi.
- Register indirect: địa chỉ của operand được lưu trong thanh ghi.
- Displacement: thay thế giá trị của biến bằng một biểu thức.
- Implicit: operand được lưu trong một stack register.
9. Cấu trúc và chức năng của bộ xử lí:
- Yêu cầu của bộ xử lí: o Tìm nạp lệnh. o Giải mã lệnh. o Tìm nạp dữ liệu. o Xử lí dữ liệu. o Ghi dữ liệu. - Thanh ghi:
o Thanh ghi hoặc tập hợp thanh ghi chứa các thông tin trạng thái.
o Các trường và cờ thông thường:
▪ Sign, zero, carry, equal, overflow, interrupt enable/ disable, supervisor.
o Các thông tin trạng thái để đưa ra quyết định rẽ nhánh.
- Chiến lược pipelining:
o Công thức speedup: n×k f 2 × f 1 n+k −1 o Trong đó:
▪ f1: tần số khi không thực hiện pipelining.
▪ f2: tần số khi thực hiện pipelining. ▪ n: số câu lệnh.
▪ k: số phần pipelining. - Pipelining hazards: o Resource hazard. o Data hazard. o Control hazard.
10. Hệ thống bộ nhớ máy tính:
- Bộ nhớ đệm(cache):
o Là bộ nhớ tốc độ cao nằm giữa CPU và bộ nhớ chính
và giữ 1 bản sao của dữ liệu được sử dụng thường xuyên.
o Khi CPU muốn một giá trị dữ liệu từ bộ nhớ, nó sẽ tìm trong cache trước.
o Nếu dữ liệu nằm trong cache nó sẽ sử dụng dữ liệu đó.
o Nếu dữ liệu không nằm trong cache, nó sẽ sao chép
một dòng dữ liệu từ bộ nhớ vào trong cache và cung
cấp cho CPU những gì nó muốn.
o Cache hit: dữ liệu cần đã có trong cache.
o Cache miss: dữ liệu cần chưa có trong cache.
o Tỉ lệ hit: hit ratio= Hit Hit + Miss - Dòng cache: - Kích cỡ Cache: o Càng lớn càng tốt.
o Kích cỡ bị giới hạn bởi:
▪ Không gian trên chip xử lí. ▪ Hạn chế sản xuất. ▪ Trị giá. - Mapping:
o Thuật toán ánh xạ bộ nhớ chính vào dòng bộ nhớ đệm. o Direct mapping:
▪ Khối j trong bộ nhớ chính sẽ được tải vào dòng
i= jmod m (m là số line trong cache). ▪ Địa chỉ bộ nhớ: Tag Line Word
Độ dài bit Số khối của Số line của Số từ của 1 dòng cache một khối o Fully associative mapping:
▪ Một khối có thể tải vào bất cứ dòng nào trong cache. ▪ Địa chỉ bộ nhớ: Tag Word
Độ dài bit Số khối trong bộ nhớ Số từ của một khối o Set associative mapping:
▪ Mỗi cache gồm m set và mỗi set gồm k line. Một
khối có thể tải vào bất kì dòng nào trong 1 set nhất định. ▪ Địa chỉ bộ nhớ: Tag Set Word
Độ dài bit Số khối ứng Số set trong Số từ của với 1 set cache một khối - Replacement policy:
o Khi xảy ra miss cache, dữ liệu sẽ được sao chép vào 1
vị trí nào đó trong bộ nhớ đệm.
o Với set associative và fully associative, hệ thống phải
quyết định vị trí đặt dữ liệu và giá trị nào được thay thế. o Thuật toán thay thế:
▪ Nhập trước xuất trước.
▪ Ít sử dụng gần đây nhất.
▪ Ít sử dụng thường xuyên nhất. ▪ Ngẫu nhiên. - Các bộ nhớ bán dẫn: Bộ nhớ Loại Random - access memory Read – write memory (RAM) Read – only memory (ROM) Read only memory Programmable ROM (PROM) Read only memory Erasable PROM (EPROM) Read mostly memory Electrically erasable PROM Read mostly memory (EEPROM) Flash memory Read mostly memory - DRAM và SRAM: DRAM SRAM
Tạo ra từ các ô, lưu trữ dữ
Thiết bị kĩ thuật số sử dụng
liệu bằng cách sạc tụ điện
các phần tử logic như bộ xử lí
Sự hiện diện hay vắng mặt
Các giá trị nhị phân được lưu
của điện tích trong tụ được
trữ bằng cách sử dụng cấu
hiểu là bit nhị phân 1 hoặc 0 hình cổng logic flip-flop
Yêu cầu sạc làm mới định kì
Lưu trữ dữ liệu miễn là có
để duy trì lưu dữ liệu nguồn cung cấp cho nó Nhỏ, rẻ hơn, chậm hơn
Lớn, đắt hơn, nhanh hơn
Thường sử dụng cho bộ nhớ Thường sử dụng cho bộ nhớ chính cache
- Dung lượng và tổ chức:
o Dung lượng thường biểu thị bằng bit.
o Tổ chức thường biểu thị bằng word ×acess width
o Hai thiết bị có thể có cùng dung lượng, nhưng khác nhau về tổ chức.
▪ 1 Mb (256 4 ) – 256K từ, mỗi từ 4 bit.
▪ 1 Mb(128 K ×8) – 128K từ, mỗi từ 8 bit. - Note: 1 byte = 8 bits.
- Kích thước RAM được đo bằng đơn vị nhị phân, trong khi
kích thước ổ cứng được đo bằng đơn vị thập phân. - Sửa lỗi:
- Mã sửa lỗi hamming: