Lời Giải Đề Cương Chương 1-5 môn Kiến trúc máy tính | Trường đại học Mở Hà Nội

lOMoAR cPSD| 59908026 CHƯƠNG 1: Câu 1:
-Đơn vị điều khiển (CU) sinh ra các tín hiệu điều khiển dựa trên mã thao tác (OP) của lệnh máy.
-Mỗi lệnh máy được thể hiện bằng một chuỗi bit, trong đó bao gồm mã thao tác và phần địa chỉ.
Mã thao tác (OP) là một số nhị phân mang thông tin về thao tác mà CPU cần thực hiện (ví dụ: ADD, SUB, LOAD...).
Phần địa chỉ cung cấp thông tin về vị trí của toán hạng (dữ liệu) trong bộ nhớ hoặc các thành phần khác.
CU sẽ giải mã mã thao tác để xác định thao tác cần thực hiện. Từ đó, CU sẽ sinh ra một chuỗi
các tín hiệu điều khiển để điều phối hoạt động của các khối chức năng khác nhau trong máy
tính, nhằm thực hiện lệnh máy một cách chính xác. Ví dụ:
Khi CU giải mã mã thao tác và nhận diện đó là lệnh ADD (cộng), nó sẽ sinh ra các tín hiệu điều khiển để:
Nạp toán hạng từ bộ nhớ vào ALU.
Thực hiện phép cộng trong ALU.
Lưu kết quả vào vị trí được chỉ định trong lệnh. Câu 2:
Con trỏ lệnh PC (Program Counter) có chức năng tuần tự tạo ra địa chỉ ô nhớ chứa lệnh máy
CPU cần nhập. PC xác định địa chỉ của ô nhớ chứa lệnh máy tiếp theo mà CPU sẽ nhập và thực
thi. Nói cách khác, PC đóng vai trò như một con trỏ, luôn trỏ đến ô nhớ tiếp theo chứa lệnh sẽ
được CPU nhập và thực thi.
Dưới đây là chi tiết về cách PC hoạt động:
-Tăng tuần tự: Giá trị của PC tăng tuần tự khi nhập lệnh, tạo ra địa chỉ của các ô nhớ chứa lệnh tiếp theo.
-Tự động tăng sau khi nhập lệnh: Khi nhập xong một lệnh máy, giá trị của PC tự động tăng lên
và trỏ đến ô nhớ chứa lệnh tiếp theo. lOMoAR cPSD| 59908026
-Thay đổi đột biến khi rẽ nhánh: Khi CPU thực hiện các lệnh điều khiển rẽ nhánh, giá trị của PC
thay đổi đột biến để trỏ đến địa chỉ của lệnh tại nhánh được chọn. - Ví dụ :
Giả sử CPU đang thực hiện chương trình và PC đang trỏ đến địa chỉ 0100.
Tại địa chỉ 0100 chứa lệnh ADD 1000, lệnh này cộng giá trị trong thanh ghi ACC với nội dung của
ô nhớ có địa chỉ 1000.
Sau khi CPU nhập lệnh ADD 1000, PC sẽ tự động tăng lên 0101, trỏ đến lệnh tiếp theo trong chương trình.
Nếu lệnh tại địa chỉ 0101 là lệnh rẽ nhánh đến địa chỉ 2000, thì PC sẽ thay đổi đột biến thành
2000, và CPU sẽ bắt đầu thực thi lệnh tại địa chỉ 2000. Câu 3:
Quá trình thực hiện một lệnh máy được điều khiển bởi đơn vị điều khiển (CU) trong đơn vị
xử lý trung tâm (CPU). CU chịu trách nhiệm giải mã lệnh, tạo ra chuỗi các tín hiệu điều khiển và
điều phối hoạt động của các khối chức năng khác nhau trong máy tính để thực thi lệnh máy.
Giải mã lệnh: CU nhận mã thao tác (OP) của lệnh máy từ thanh ghi lệnh (IR) và giải mã nó để
xác định thao tác cần thực hiện.
Tạo tín hiệu điều khiển: Dựa trên mã thao tác đã giải mã, CU tạo ra chuỗi các tín hiệu điều
khiển để kích hoạt các vi thao tác cần thiết cho việc thực hiện lệnh.46 Các tín hiệu điều khiển
được truyền đến các thành phần khác của CPU, như khối xử lý số học và logic (ALU), các thanh ghi và bộ nhớ.
Điều phối hoạt động: CU đảm bảo các vi thao tác được thực hiện theo đúng trình tự và thời
gian để lệnh máy được thực thi chính xác. Ví dụ:
Giả sử CPU đang thực hiện lệnh ADD 1000, lệnh cộng nội dung ô nhớ có địa chỉ 1000 với thanh
ghi ACC. CU sẽ thực hiện các bước sau:
1.Giải mã lệnh: CU nhận mã thao tác của lệnh ADD từ IR và xác định đây là lệnh cộng.
2.Tạo tín hiệu điều khiển: CU tạo ra chuỗi tín hiệu điều khiển để:
Chuyển địa chỉ 1000 từ phần địa chỉ của lệnh đến thanh ghi địa chỉ bộ nhớ ( MAR ).
Kích hoạt tín hiệu đọc bộ nhớ (RD) để đọc nội dung ô nhớ 1000 vào thanh ghi bộ nhớ đệm (MBR). lOMoAR cPSD| 59908026
Chuyển nội dung của MBR và ACC vào ALU.
Điều khiển ALU thực hiện phép cộng.
Chuyển kết quả từ ALU về thanh ghi ACC.
3.Điều phối hoạt động: CU đảm bảo các bước trên được thực hiện theo đúng trình tự và thời gian. Câu 4:
Theo đề bài, lệnh LOAD xxxxx sẽ nạp nội dung của ô nhớ có địa chỉ xxxxx vào thanh ghi tích lũy ACC.
- Lệnh được thực hiện là LOAD 10110.
- Địa chỉ ô nhớ được chỉ định là 10110.
- Ô nhớ tại địa chỉ 10110 chứa giá trị 10101.
Do đó, sau khi thực hiện lệnh LOAD 10110, giá trị của ACC sẽ là 10101.
Lệnh LOAD ghi đè giá trị hiện có trong ACC bằng giá trị mới từ ô nhớ được chỉ định. Câu 5 :
Lệnh STORE xxxxx sẽ lưu trữ nội dung của thanh ghi tích lũy ACC vào ô nhớ có địa chỉ xxxxx.
- Lệnh được thực hiện là STORE 11010.
- Địa chỉ ô nhớ đích là 11010.
- Giá trị hiện tại của ACC là 11001.
Vì vậy, sau khi thực hiện lệnh STORE 11010, ô nhớ tại địa chỉ 11010 sẽ có giá trị là 11001.
Lệnh STORE sao chép giá trị hiện có trong ACC và ghi vào ô nhớ được chỉ định. Câu 6: Lệnh LOAD 01110:
- Lệnh này nạp nội dung của ô nhớ có địa chỉ 01110 vào ACC.
- Ô nhớ tại địa chỉ 01110 chứa giá trị 10010.
- Sau khi thực hiện lệnh LOAD, ACC sẽ chứa giá trị 10010. lOMoAR cPSD| 59908026 Lệnh ADD 10001:
- Lệnh này cộng nội dung của ACC với nội dung của ô nhớ có địa chỉ 10001.
- ACC hiện tại chứa giá trị 10010 (từ lệnh LOAD trước đó ).
- Ô nhớ tại địa chỉ 10001 chứa giá trị 01001.
- Phép cộng nhị phân được thực hiện như sau :
- Kết quả của phép cộng là 11011.
- Kết quả này được lưu trữ vào ACC.
Vậy, sau khi thực hiện xong lệnh ADD, thanh ghi ACC sẽ có giá trị là 11011. CHƯƠNG 2: Câu 1:
ADD Y,X : Lấy giá trị từ thanh ghi X cộng với giá trị của thanh ghi Y, kết quả tính được lưu vào thanh ghi Y X=1B23H Y=02C4H X+Y=1DE7H Sau lệnh ADD Y, X:
X vẫn giữ nguyên giá trị 1B23H Y được cập
nhật giá trị mới : 1DE7H Câu 2:
MOVE Y, X : Lấy giá trị thanh ghi X cập nhật cho thanh ghi Y Sau lệnh MOVE Y, X: X : 0A37H ( giữ nguyên )
Y : 0A37H ( được cập nhật từ X ) Câu 3:
MOVE X,[Y] : Lấy giá trị ô nhớ có địa chỉ Y trỏ đến cập nhật cho thanh ghi X Sau lệnh MOVE X,[Y] : lOMoAR cPSD| 59908026 X : 2040H ( cập nhật giá trị 2040H của ô nhớ có địa chỉ Y=5140H ) Y : 5140H Câu 4:
Để xác định giá trị của thanh ghi MAR sau khi thực hiện lệnh STORE 485H, ta sẽ phân tích từng
bước trong quá trình thực hiện lệnh:
Lệnh STORE: Lệnh này sẽ sao chép giá trị từ thanh ghi ACC vào ô nhớ có địa chỉ được chỉ
định (trong trường hợp này là 485H).
Giá trị của ACC: ACC có giá trị là 0637H, và giá trị này sẽ được sao chép vào ô nhớ.
Con trỏ lệnh (PC): Con trỏ lệnh PC có giá trị là 354H và chứa lệnh STORE 485H.
Tiểu chu kỳ thực hiện lệnh:
o Trong quá trình thực hiện lệnh STORE, thanh ghi MAR sẽ được sử dụng để lưu
trữ địa chỉ của ô nhớ mà dữ liệu sẽ được ghi vào.
o Do lệnh STORE 485H chỉ định địa chỉ 485H, thanh ghi MAR sẽ nhận giá trị này.
Do đó, sau tiểu chu kỳ thực hiện lệnh STORE 485H, giá trị của thanh ghi MAR sẽ là 485H. Câu 5:
Khi mã thao tác chỉ rõ kiểu xác định địa chỉ toán hạng là gián tiếp, điều đó có nghĩa là địa chỉ của
toán hạng không phải là địa chỉ thực mà là địa chỉ của một ô nhớ chứa địa chỉ thực của toán hạng.
Sau khi nhập lệnh và thực hiện tiểu chu kỳ gián tiếp, thanh ghi địa chỉ bộ nhớ MAR sẽ chứa địa
chỉ thực của toán hạng. Câu 6:
Khi thiết kế một đơn vị điều khiển, tập các tín hiệu điều khiển cần thiết và trình tự đưa ra các
tín hiệu điều khiển được xác định dựa trên tập lệnh máy và kiến trúc của đơn vị xử lý trung tâm (CPU). Cụ thể: lOMoAR cPSD| 59908026 - Tập lệnh máy : •
Mã thao tác (Opcode): Xác định loại hoạt động mà CPU cần thực hiện (ví dụ: cộng, trừ, lưu, nạp...). •
Số lượng và kiểu xác định địa chỉ của toán hạng: Xác định số lượng toán hạng cần
thiết cho mỗi lệnh và cách CPU truy cập vào chúng (trực tiếp, gián tiếp, ...). - Kiến trúc CPU : •
Số lượng và chức năng của thanh ghi: Xác định những thanh ghi nào cần được điều
khiển và cách chúng được sử dụng trong quá trình thực thi lệnh. •
Kết nối giữa các thành phần: Xác định cách thức kết nối giữa đơn vị điều khiển, đơn vị
xử lý số học logic (ALU), bộ nhớ, các thiết bị ngoại vi,... •
Chu kỳ máy: Xác định các giai đoạn trong một chu kỳ máy và các tín hiệu cần thiết để
điều khiển hoạt động của CPU trong mỗi giai đoạn. Câu 7:
Trong đơn vị điều khiển vi lập trình, các tín hiệu điều khiển cần có được biểu diễn bởi các trạng
thái logic (thường là 0 hoặc 1) và được hoạt hóa bởi các tín hiệu điều khiển. Cụ thể: •
Biểu diễn: Các tín hiệu điều khiển thường được biểu diễn bằng các trạng thái logic 0 hoặc 1. •
Hoạt hóa: Các tín hiệu điều khiển được kích hoạt bởi các mạch logic, thường được thiết
kế dựa trên các bảng trạng thái hoặc đồ thị trạng thái. Bảng trạng thái liệt kê tất cả các
trạng thái có thể xảy ra của đơn vị điều khiển và các tín hiệu điều khiển tương ứng với mỗi trạng thái đó. •
Cơ chế hoạt động: Các mạch logic sẽ nhận tín hiệu từ các bộ phận khác trong vi xử lý,
chẳng hạn như bộ nhớ chương trình, bộ đếm chương trình hoặc bộ giải mã, để xác định
trạng thái hoạt động hiện tại của đơn vị điều khiển. Sau đó, dựa trên bảng trạng thái,
mạch logic sẽ phát ra các tín hiệu điều khiển cần thiết để điều khiển các hoạt động của
vi xử lý, chẳng hạn như lựa chọn các bộ nhớ, điều khiển bus, kích hoạt các thiết bị ngoại vi...
Ví dụ, tín hiệu điều khiển "đọc bộ nhớ" có thể được biểu diễn bằng giá trị logic 1. Khi đơn vị
điều khiển nhận được tín hiệu từ bộ điều khiển chương trình chỉ định "đọc bộ nhớ", mạch lOMoAR cPSD| 59908026
logic sẽ kích hoạt tín hiệu điều khiển "đọc bộ nhớ" bằng cách đặt giá trị logic của nó thành 1.
Điều này sẽ dẫn đến việc bộ xử lý tiến hành đọc dữ liệu từ bộ nhớ. Câu 8:
Trong đơn vị điều khiển vi lập trình, nội dung của mỗi vi thủ tục ( microprogram routine) phản
ánh tập hợp các vi thao tác tuần tự cần thiết để thực thi một lệnh máy cụ thể.
- Mỗi vi thủ tục tương ứng với một lệnh máy trong tập lệnh của CPU.
-Các vi thao tác trong mỗi vi thủ tục được thực hiện tuần tự, dưới sự điều khiển của các vi lệnh.
Các vi lệnh chứa thông tin điều khiển để kích hoạt các tín hiệu điều khiển, từ đó điều khiển các
thành phần phần cứng trong CPU thực hiện các vi thao tác. CHƯƠNG 3 Câu 1:
Đơn vị xử lý trung tâm (CPU) có thể kết nối và trao đổi thông tin với nhiều đối tượng (thiết bị)
khác nhau trên cùng một đường bus chung mà không bị xung đột nhờ vào cơ chế điều khiển
bus. Cơ chế này bao gồm các yếu tố sau: 1.
Địa chỉ (Address): Mỗi thiết bị được kết nối với bus sẽ được gán một địa chỉ duy nhất.
Địa chỉ này là một dãy bit được sử dụng để xác định thiết bị nào đang được CPU giao tiếp. 2.
Tín hiệu điều khiển (Control signals): Các tín hiệu điều khiển được sử dụng để điều phối hoạt động của bus. 3.
Tín hiệu đồng bộ (Synchronization signals): Được sử dụng để đảm bảo các thiết bị hoạt
động đồng bộ với nhau, tránh xung đột dữ liệu. Câu 2:
Kỹ thuật định thời đồng bộ được chọn để thực hiện trao đổi thông tin giữa đơn vị xử lý trung
tâm (CPU) với các đối tượng bên trong hệ thống máy tính vì những lý do sau: 1.
Đảm bảo tính đồng bộ: Trong một hệ thống máy tính, CPU, bộ nhớ, thiết bị ngoại vi và
các thành phần khác phải hoạt động đồng bộ với nhau để dữ liệu được truyền tải chính xác và
hiệu quả. Định thời đồng bộ giúp đảm bảo rằng các thành phần này hoạt động cùng một nhịp,
tránh xung đột dữ liệu. lOMoAR cPSD| 59908026 2.
Xác định thời điểm truyền dữ liệu: Kỹ thuật này cho phép xác định chính xác thời điểm
bắt đầu và kết thúc của mỗi chu kỳ truyền dữ liệu. Điều này đảm bảo rằng dữ liệu được truyền đầy đủ và chính xác. 3.
Giảm thiểu lỗi: Bằng cách đồng bộ hóa các hoạt động, kỹ thuật định thời đồng bộ giúp
giảm thiểu nguy cơ xảy ra lỗi do dữ liệu bị mất hoặc bị hỏng. 4.
Hỗ trợ truyền dữ liệu song song: Kỹ thuật định thời đồng bộ cho phép truyền dữ liệu
song song giữa các thành phần, tăng tốc độ truyền dữ liệu và hiệu suất hoạt động của hệ thống. 5.
Hỗ trợ các kỹ thuật khác: Định thời đồng bộ là nền tảng cho nhiều kỹ thuật khác trong
hệ thống máy tính, chẳng hạn như điều khiển bộ nhớ, điều khiển bus và xử lý ngắt. Ví dụ: •
Khi CPU muốn đọc dữ liệu từ bộ nhớ, nó sẽ gửi tín hiệu yêu cầu đọc đến bộ nhớ. Bộ nhớ
sẽ nhận tín hiệu này và bắt đầu truyền dữ liệu về CPU. •
Kỹ thuật định thời đồng bộ đảm bảo rằng CPU sẽ nhận được dữ liệu từ bộ nhớ đúng
thời điểm, tránh tình trạng dữ liệu bị mất hoặc bị hỏng. Câu 3:
Kỹ thuật định thời không đồng bộ được lựa chọn cho việc trao đổi thông tin giữa đơn vị xử lý
trung tâm (CPU) với các đối tượng bên ngoài hệ thống máy tính, chủ yếu là do sự khác biệt về
tốc độ truyền tin giữa CPU và các thiết bị ngoại vi. Giải thích:
-CPU thường hoạt động ở tốc độ rất cao, trong khi các thiết bị ngoại vi như máy in, ổ đĩa
cứng,... thường có tốc độ chậm hơn nhiều.
-Kỹ thuật định thời đồng bộ dựa trên xung nhịp đồng hồ do CPU phát ra. Nếu sử dụng kỹ thuật
này cho việc trao đổi thông tin với thiết bị ngoại vi, CPU sẽ phải chờ đợi thiết bị ngoại vi phản
hồi sau mỗi chu kỳ xung nhịp. Điều này dẫn đến lãng phí thời gian và giảm hiệu năng của CPU.
-Kỹ thuật định thời không đồng bộ sử dụng cơ chế "bắt tay" để đồng bộ hóa quá trình truyền
tin. Thiết bị gửi dữ liệu sẽ phát tín hiệu báo hiệu dữ liệu sẵn sàng. Thiết bị nhận dữ liệu, sau khi
nhận được dữ liệu, sẽ phát tín hiệu xác nhận đã nhận. Nhờ đó, CPU không cần phải chờ đợi
theo xung nhịp cố định mà có thể tiếp tục xử lý các tác vụ khác trong khi chờ thiết bị ngoại vi phản hồi. lOMoAR cPSD| 59908026 CHƯƠNG 4 Câu 1:
Việc quản lý bộ nhớ trong một hệ thống bộ nhớ vật lý nhiều mức tác động đến tất cả các thiết
bị nhớ vật lý, bao gồm:
-Thanh ghi CPU: Các thanh ghi là thành phần nhớ nhanh nhất, nằm trực tiếp trong CPU. Việc
quản lý bộ nhớ ảnh hưởng đến cách thức dữ liệu được nạp từ bộ nhớ chính vào thanh ghi và
ghi từ thanh ghi trở lại bộ nhớ chính.
-Bộ nhớ chính (RAM): Bộ nhớ chính lưu trữ chương trình và dữ liệu đang được CPU xử lý. Việc
quản lý bộ nhớ quyết định phần nào của chương trình và dữ liệu được nạp vào bộ nhớ chính tại mỗi thời điểm.
-Bộ nhớ thứ cấp (ổ đĩa cứng, SSD): Bộ nhớ thứ cấp có dung lượng lớn hơn bộ nhớ chính, dùng
để lưu trữ chương trình và dữ liệu lâu dài. Việc quản lý bộ nhớ quyết định phần nào của
chương trình và dữ liệu được chuyển từ bộ nhớ thứ cấp vào bộ nhớ chính khi cần thiết.
-Bộ nhớ cache: Bộ nhớ cache là một vùng nhớ nhỏ, nhanh hơn bộ nhớ chính, dùng để lưu trữ
các khối dữ liệu được truy cập thường xuyên. Việc quản lý bộ nhớ ảnh hưởng đến cách thức dữ
liệu được chuyển giữa bộ nhớ cache và bộ nhớ chính, nhằm tối ưu hóa tốc độ truy cập dữ liệu. Câu 2:
Việc tổ chức và quản lý bộ nhớ đóng vai trò then chốt trong việc đảm bảo hiệu năng, dung
lượng và tính bảo mật cho hệ thống máy tính.
1 . Đáp ứng nhu cầu về tốc độ, dung lượng và chi phí :
Việc xây dựng bộ nhớ dựa trên một loại thiết bị duy nhất rất khó để đáp ứng đồng thời cả ba
yêu cầu về tốc độ truy cập cao, dung lượng lớn và giá thành thấp. Chính vì vậy, bộ nhớ máy
tính thường được tổ chức thành hệ thống nhiều mức với các thành phần như thanh ghi CPU,
bộ nhớ chính, bộ nhớ cache và bộ nhớ thứ cấp. Mỗi mức nhớ sử dụng công nghệ và thiết bị
khác nhau, nhưng khi cấp cho người dùng sử dụng thì lại ở dưới dạng 1 bộ nhớ đơn nhất. lOMoAR cPSD| 59908026
2 . Tạo không gian địa chỉ lớn và ảo hóa bộ nhớ :
Việc quản lý bộ nhớ nhiều mức cho phép tạo ra một không gian địa chỉ (ảo) rất lớn, giải phóng
chương trình khỏi việc quản lý trực tiếp vị trí vật lý của dữ liệu. Nhờ vậy, có thể viết và thực
hiện chương trình độc lập với kích thước và cấu tạo của bộ nhớ vật lý.
3 . Nâng cao hiệu quả sử dụng bộ nhớ :
Các kỹ thuật quản lý bộ nhớ như phân đoạn và phân trang cho phép hệ điều hành sử dụng hiệu
quả các vùng nhớ được giải phóng.
4 . Bảo vệ dữ liệu và chương trình
5 . Hỗ trợ các tính năng nâng cao :
-Bộ nhớ cache: Lưu trữ các khối dữ liệu được truy cập thường xuyên, giúp tăng tốc độ truy cập dữ liệu.
-RAID: Kết hợp nhiều ổ đĩa cứng thành một hệ thống lưu trữ, nâng cao hiệu năng và độ tin cậy của bộ nhớ thứ cấp Câu 3:
Kỹ thuật phân đoạn là chia không gian địa chỉ logic của chương trình thành các đoạn
(segment) có kích thước khác nhau, mỗi đoạn tương ứng với một khối chức năng logic của
chương trình, chẳng hạn như đoạn mã lệnh, đoạn dữ liệu, đoạn stack.
Các đoạn này sau đó được ánh xạ tới các vùng nhớ vật lý rời rạc trong bộ nhớ chính. Câu 4: Các điểm khác biệt :
1 . Đơn vị quản lý :
Phân đoạn: Chia bộ nhớ thành các đoạn có kích thước khác nhau, phản ánh các cấu trúc logic
của chương trình như code, data, stack...
Phân trang: Chia bộ nhớ thành các trang có kích thước cố định và bằng nhau, không phụ thuộc
vào cấu trúc logic của chương trình.
2 . Cách thức ánh xạ :
Phân đoạn: Sử dụng bảng đoạn để ánh xạ địa chỉ đoạn (ảo) sang địa chỉ nền đoạn (vật lý), sau
đó cộng thêm offset để có địa chỉ vật lý cuối cùng. Bảng đoạn có thể được tổ chức theo nhiều
cách, ví dụ sử dụng bộ chọn đoạn hoặc ánh xạ trực tiếp từ địa chỉ đoạn. lOMoAR cPSD| 59908026
Phân trang: Sử dụng bảng trang để ánh xạ địa chỉ trang (ảo) sang địa chỉ khung trang (vật lý),
sau đó cộng thêm offset để có địa chỉ vật lý cuối cùng. Bảng trang chứa địa chỉ vật lý của tất cả
các khung trang, được tổ chức theo cấu trúc phân cấp để giảm kích thước. 3 . Ưu điểm : Phân đoạn:
-Quản lý bộ nhớ hiệu quả: Cho phép hệ điều hành cấp phát và giải phóng bộ nhớ theo từng
đoạn, tận dụng tối đa không gian nhớ.
-Bảo mật: Cho phép gán quyền truy cập cho từng đoạn, ngăn chặn truy cập trái phép từ các chương trình khác.
-Hỗ trợ chia sẻ: Cho phép chia sẻ các đoạn giữa các chương trình, giúp tiết kiệm bộ nhớ và tăng hiệu quả. Phân trang:
-Đơn giản hóa việc quản lý: Do các trang có kích thước cố định, hệ điều hành có thể dễ dàng
quản lý việc cấp phát và hoán đổi trang giữa bộ nhớ chính và bộ nhớ thứ cấp.
-Giảm phân mảnh: Do các trang có kích thước cố định, việc phân mảnh bộ nhớ ít xảy ra hơn so với phân đoạn. 4 . Nhược điểm : Phân đoạn:
-Phân mảnh ngoài: Do các đoạn có kích thước khác nhau, việc phân mảnh ngoài (external
fragmentation) có thể xảy ra, dẫn đến lãng phí bộ nhớ.10 Phân trang:
-Tốn kém hơn: Việc sử dụng bảng trang đòi hỏi thêm bộ nhớ và thời gian xử lý để thực hiện
việc ánh xạ địa chỉ. Để giảm thiểu nhược điểm này, các hệ thống hiện đại thường sử dụng bộ
đệm TLB để lưu trữ các mục bảng trang được sử dụng thường xuyên.11 5 . Ứng dụng :
Phân đoạn: Thường được sử dụng trong các hệ thống lớn, yêu cầu khả năng bảo mật và chia sẻ cao. lOMoAR cPSD| 59908026
Phân trang: Được sử dụng rộng rãi trong hầu hết các hệ thống máy tính hiện đại, bao gồm cả
máy tính cá nhân và máy chủ. Câu 5:
Nguyên lý quy chiếu phân vùng trong hoạt động của CPU là yếu tố then chốt cho phép sử dụng
bộ nhớ cache hiệu quả. Nguyên lý này được thể hiện qua các thực tiễn sau:
CPU thường xuyên truy cập một tập hợp nhỏ các lệnh và dữ liệu:
Trong quá trình thực thi chương trình, CPU thường xuyên lặp lại việc truy cập một tập hợp nhỏ
các lệnh và dữ liệu. Đây chính là tính chất cục bộ của chương trình, được khai thác để tối ưu
hóa hiệu suất hệ thống bộ nhớ.
Bộ nhớ Cache Lưu trữ Bản Sao Dữ Liệu Được Sử Dụng Thường Xuyên: Bộ nhớ cache, với tốc độ
truy cập cao hơn bộ nhớ chính, được sử dụng để lưu trữ bản sao của các lệnh và dữ liệu được
CPU truy cập thường xuyên.
CPU Kiểm tra Cache Trước Khi Truy Cập Bộ Nhớ Chính: Khi CPU cần truy cập dữ liệu, nó sẽ kiểm
tra bộ nhớ cache trước. Nếu dữ liệu cần thiết đã có trong cache (cache hit), CPU có thể truy cập
nhanh chóng mà không cần truy cập đến bộ nhớ chính.
Cập Nhật Đồng Bộ Giữa Cache và Bộ Nhớ Chính: Khi CPU ghi dữ liệu, các kỹ thuật ghi bộ nhớ
như ghi xuyên và sao lưu được sử dụng để đảm bảo dữ liệu được cập nhật đồng bộ giữa cache và bộ nhớ chính. CHƯƠNG 5 Câu 1:
Để CPU có thể tương tác hiệu quả với các thiết bị ngoại vi, việc áp dụng một trong các phương
pháp vào-ra dữ liệu là bắt buộc bởi vì:
1 . Sự Khác Biệt Về Tốc Độ Hoạt Động :
CPU: Hoạt động với tốc độ cực kỳ nhanh, có thể thực hiện hàng triệu đến hàng tỷ lệnh mỗi giây.
Thiết bị ngoại vi: Thường hoạt động với tốc độ chậm hơn nhiều so với CPU. Ví dụ, việc nhập dữ
liệu từ bàn phím hoặc in dữ liệu ra máy in diễn ra với tốc độ chậm hơn so với tốc độ xử lý của CPU. lOMoAR cPSD| 59908026
2 . Tránh Hiện Tượng "Treo" Hệ Thống :
Nếu CPU phải chờ đợi thiết bị ngoại vi hoàn thành thao tác vào-ra trước khi thực hiện lệnh tiếp
theo, hệ thống sẽ bị "treo" và không thể hoạt động hiệu quả.
Các phương pháp vào-ra dữ liệu cho phép CPU tiếp tục xử lý các tác vụ khác trong khi chờ đợi
thiết bị ngoại vi sẵn sàng.
3 . Nâng Cao Hiệu Suất Hệ Thống :
Các phương pháp vào-ra dữ liệu cho phép CPU tận dụng tối đa thời gian xử lý bằng cách xen kẽ
việc xử lý lệnh với việc tương tác với thiết bị ngoại vi.
4 . Đảm Bảo Tính Đồng Bộ Hoạt Động :
Các phương pháp vào-ra dữ liệu cung cấp các cơ chế đồng bộ hóa, đảm bảo CPU chỉ thực hiện
thao tác vào-ra khi thiết bị ngoại vi đã sẵn sàng.
Việc này giúp tránh mất mát dữ liệu và đảm bảo tính chính xác của quá trình trao đổi thông tin. Câu 2:
Trong phương pháp vào-ra theo thăm dò, CPU chủ động kiểm tra trạng thái của thiết bị ngoại vi
liên tục cho đến khi thiết bị sẵn sàng. Quá trình này được thực hiện thông qua việc đọc thanh
ghi trạng thái của module giao diện vào-ra tương ứng với thiết bị.
Vòng lặp thăm dò này là biện pháp để CPU bắt nhịp được với hoạt động của thiết bị ngoại vi.
CPU sẽ chỉ thực hiện thao tác vào-ra khi thiết bị báo hiệu sẵn sàng thông qua thanh ghi trạng thái. Câu 3:
Trong phương pháp vào-ra theo ngắt cứng, ngắt là sự kiện khiến CPU bị tạm dừng việc thực
hiện quá trình hiện hành và chuyển sang thực hiện quá trình phục vụ ngắt. Đây chính là cơ chế
cho phép CPU bắt nhịp được với hoạt động của thiết bị ngoại vi.
Cụ thể hơn, cơ chế hoạt động như sau:
Thiết Bị Ngoại Vi Phát Tín Hiệu Ngắt: Khi thiết bị ngoại vi sẵn sàng thực hiện thao tác vào-ra
(như nhập dữ liệu từ bàn phím hoặc gửi dữ liệu để in), nó sẽ phát tín hiệu ngắt (INT) tới CPU.
CPU Nhận Biết và Xử Lý Tín Hiệu Ngắt: CPU được thiết kế để nhận biết và phản ứng với tín hiệu
ngắt INT. Khi nhận được tín hiệu ngắt, CPU sẽ tạm dừng việc thực hiện chương trình hiện tại. lOMoAR cPSD| 59908026
CPU Lưu Trạng Thái Hiện Hành: CPU sẽ lưu trữ trạng thái của chương trình hiện tại (bao gồm
địa chỉ lệnh tiếp theo và nội dung các thanh ghi) vào ngăn xếp để có thể quay trở lại sau khi xử lý ngắt.
CPU Xác Định Chương Trình Phục Vụ Ngắt: CPU sẽ xác định chương trình con phục vụ ngắt
tương ứng với thiết bị ngoại vi đã phát tín hiệu ngắt. Địa chỉ của các chương trình con này được
lưu trữ trong Bảng véc tơ ngắt trong bộ nhớ chính.
CPU Thực Thi Chương Trình Phục Vụ Ngắt: CPU sẽ nhảy đến địa chỉ của chương trình con phục
vụ ngắt và thực thi chương trình này. Chương trình phục vụ ngắt sẽ thực hiện thao tác vào-ra dữ
liệu với thiết bị ngoại vi.
CPU Khôi Phục Trạng Thái và Tiếp Tục Chương Trình Chính: Sau khi hoàn thành chương trình
con phục vụ ngắt, CPU sẽ lấy lại trạng thái đã lưu trong ngăn xếp và tiếp tục thực thi chương
trình chính từ vị trí bị gián đoạn. Câu 4:
Có thể xác định các điều kiện cần thiết để thực hiện vào-ra dữ liệu theo phương pháp ngắt cứng như sau:
Thiết Bị Ngoại Vi Hỗ Trợ Cơ Chế Ngắt:
Thiết bị ngoại vi phải có khả năng phát tín hiệu ngắt (INT) tới CPU khi sẵn sàng thực hiện thao tác vào-ra.
Tín hiệu ngắt này báo hiệu cho CPU biết rằng thiết bị ngoại vi cần được phục vụ.
CPU Hỗ Trợ Cơ Chế Ngắt:
CPU phải được thiết kế để nhận biết và xử lý tín hiệu ngắt INT từ các thiết bị ngoại vi.
CPU phải có khả năng tạm dừng việc thực thi chương trình hiện tại để xử lý ngắt.
CPU phải có cơ chế lưu trữ và khôi phục trạng thái của chương trình hiện tại trước và sau khi xử lý ngắt.
Hệ Thống Cung Cấp Bảng Véc Tơ Ngắt:
Hệ thống cần cung cấp Bảng véc tơ ngắt trong bộ nhớ chính để lưu trữ địa chỉ của các chương
trình con phục vụ ngắt tương ứng với từng thiết bị ngoại vi.
Khi nhận được tín hiệu ngắt, CPU sẽ tra cứu Bảng véc tơ ngắt để xác định địa chỉ của chương trình con cần thực thi. lOMoAR cPSD| 59908026
Hệ Thống Cung Cấp Bộ Điều Khiển Ngắt:
Hệ thống thường sử dụng bộ điều khiển ngắt (PIC) để quản lý và ưu tiên hóa các yêu cầu ngắt
từ nhiều thiết bị ngoại vi.Bộ điều khiển ngắt giúp đảm bảo rằng các yêu cầu ngắt được xử lý
một cách có trật tự và hiệu quả.