11 trang 4 lượt tải

Ngân hàng câu hỏi thi tự luận môn Kỹ thuật số | Học viện Công Nghệ Bưu Chính Viễn Thông

8

Ngân hàng câu hỏi thi tự luận môn Kỹ thuật sốNgân hàng câu hỏi thi tự luận môn Kỹ thuật số. Tài liệu được sưu tầm gồm 11 trang, giúp các bạn nắm vững kiến thức, rèn luyện kỹ năng và đạt được kết quả tốt trong học tập. Mời các bạn đón xem!

Môn: Kỹ thuật Số (KTS203) 11 tài liệu

Trường: Học viện Công Nghệ Bưu Chính Viễn Thông 1 K tài liệu

Tác giả:

Profile

My Lữ

1 tuần trước
Danh sách Quiz
/11
lOMoARcPSD| 58737056
HC VIN CÔNG NGH BƯU CHNH VIN THÔNG
KHOA: Kỹ thuật iện tử I
NGÂN HÀNG CÂU HỎI THI T LUN
Tên học phần: Kỹ thuật số Mã học phần: ELE1433 Ngành
ào tạo : Công nghệ thông tin Trình ộ ào tạo: Đại học
Thời gian thi : 90 phút.
1. Ngân hàng câu hi thi
Câu hi loại 1 (2 iểm - 20 phút) :
Câu hi 1.1(A):
Chuyển ổi:
a. N
10
= 75 sang hệ nhị phân (Binary)
b. N
10
= 389 sang hệ thập lục phân (Hex)
c. N
10
= 5732 sang hệ bát phân (Octal)
d. N
10
= 48635 sang hệ BCD (Binary Coded Decimal)
e. N
16
= 4DACB sang hệ thập phân (Decimal)
f. N
2
= 48635 sang hệ bát phân (Octal)
Câu hi 1.2(A):
Thực hiện phép tính hai số hệ 16 sau:
a. 9ACB7D,4
16
+ 6F8FE7B,02
16
b. 29BADC,B3
16
+ 3DECB62,A
16
c. 349DB9,57
16
+ 7A86E3,9
16
d. 7EDF86,4
16
+ 9BA8DEF,07
16
c. 94DFC3,D7
16
+ 8EDBA7,54
16
d. 8BADC5F,2
16
+ 53DBA7C,B3
16
Câu hi
1.3(A):
Thực hiện phép tính hai số hệ 8 sau:
a. 137652,44
8
+ 213245,02
8
b. 632377
8
+ 245325
8
c. 412370
8
+ 725723
8
lOMoARcPSD| 58737056
d. 212355
8
+ 651744
8
e. 534703,36
8
+ 7623107,17
8
f. 675271,15
8
+ 302564,37
8
Câu hi 1.4 (A):
Thực hiện phép cộng hai số có dấu sau theo phương pháp bù 1 (bit ầu là bit dấu):
a. 0101 0011
2
+ 1101 1010
2
b. 1010 0100
2
+ 1001 1010
2
c. 1011 0110
2
+ 0110 0001
2
d. 0101 1110
2
+ 0111 1001
2
Câu hi 1.5 (A):
Thực hiện phép cộng hai số có dấu sau theo phương pháp bù 2 (bit ầu là bit dấu):
a. 1101 1001
2
+ 1010 1010
2
b. 1001 1100
2
+ 0001 0100
2
c. 0111 1001
2
+ 1011 1100
2
d. 0110 1011
2
+ 0100 1000
2
Câu hi 1.6 (B):
Rút gọn hàm sau theo phương pháp dùng bảng Karnaugh?
a. F
1
(A, B, C, D) = (1, 4, 6, 8, 9, 11, 14).
d
(3,7, 10)
b. F
2
(A, B, C, D) = (0, 3, 5, 8, 9, 14, 15) +
d
(2,6,10)
Câu hi 1.7 (B):
Rút gọn biểu thức sau bằng phương pháp ại số:
a. A󰋀 C + AB + B󰋀 C + BCDE + C󰋀D
b. A󰋀
󰋀
󰋀
B󰋀
󰋀
󰋀
C󰋀
󰋀
. A󰋀
󰋀
󰋀
B󰋀
󰋀
󰋀
󰋀
+
B󰋀
󰋀
󰋀
C󰋀
󰋀
󰋀
+
A󰋀
󰋀
󰋀
C󰋀
󰋀
Câu 1.9 (B).
Rút gọn các hàm sau theo phương pháp ại số:
a.
ABC . AB+BC+CA
AC AB BC BCDE CD
b.
Câu 1.10 (B).
Rút gọn hàm sau theo phương pháp ại số:
F(A, B, C, D) = (1, 2, 4, 7, 8, 11, 13 14).
Câu 1.11 (B).
Rút gọn hàm sau theo phương pháp ại số:
F(A, B, C, D) = (1, 2, 4, 7, 8, 11, 13 14).
lOMoARcPSD| 58737056
Câu 1.12 (B).
Rút gọn hàm sau theo phương pháp ại số:
F(A, B, C, D) = (0, 3, 5, 6, 9, 10,12 15).
Câu hi 1.13 (B):
Chứng minh các ẳng thức:
a. AB (A B C) = ABC
b. A B C = A B C
Câu hi 1.14 (C):
Tối ưu hàm sau bằng NOR hai lối vào và vẽ mạch iện thể hiện?
F C.D A.B.C A.C B.C
Câu hi 1.15 (C):
Tối ưu hàm sau bằng NAND hai lối vào và vẽ mạch iện thể hiện?
F = A.C+ A.B.D+C.D+ A.B.D
Câu hi 1.16 (C):
Tối ưu hàm sau bằng mạch cổng NAND 2 lối vào và vẽ mạch iện thể hiện?
F A, B, C, D, E ABC ABD BD ADE
Câu hi 1.17 (C):
Tối ưu hàm sau bằng mạch cổng NOR 2 lối vào và vẽ mạch iện thể hiện?
F A, B, C, D, E()=ABC+ ABD+ BD+ AE
Câu hi 1.18 (D):
a. Chuyển hàm logic sau sang dạng chuẩn của minterm
F1 = (A+B).(B+C).(C+D)
F2 = A.(B+A.C).(A+B.C)
b. Chuyển các hàm logic sau sang dạng chuẩn của maxterm
F3 = A+ BC+CD+ BCD
F4 = A.(B+A.D).(A+B.C)
lOMoARcPSD| 58737056
Câu hi 1.19 (D):
a. Chuyển hàm logic sau sang dạng chuẩn của minterm
F1 = (A+C).(B+D).(A+D)
F2 = A.B.(CD +AC)
b. Chuyển các hàm logic sau sang dạng chuẩn của maxterm
F3 = A+ BD+ BC+
BCE
F4 = A.(B+A.C).(A+B.C)
Câu hi 1.20 (E):
Cho bộ giải mã 3:8 dùng IC 74138, hãy mở rộng dung lượng thành 5:32.
(Phân tích, lập bảng trạng thái, vẽ sơ ồ khối và giải thích nguyên lý hoạt ộng của mạch
iện)
Câu hi 1.21 (E):
Cho bộ giải mã 2:4 có một ầu cho phép (E) hoạt ộng ở mức cao, hãy mở rộng dung
lượng thành 4:16. Phân tích, lập bảng trạng thái, vẽ sơ ồ khối và giải thích nguyên lý
hoạt ộng của mạch iện?
Câu hi 1.22 (E):
Cho bộ giải mã 3:8 dùng IC 74138, hãy mở rộng dung lượng thành 5:32. Phân tích, lập
bảng trạng thái, vẽ sơ ồ khối và giải thích nguyên lý hoạt ộng của mạch iện?
Câu hi 1.23 (E):
Cho bộ hợp kênh 2:1, hãy xây dựng thành bộ hợp kênh 8:1. Phân tích, lập bảng trạng
thái, vẽ sơ ồ khối và giải thích nguyên lý hoạt ộng của mạch iện?
Câu hi 1.24 (G):
Cho hàm F A, B, C, D()=å (1,3,5,6,9,11,12,14).
Hãy xây dựng hàm F bằng cách sử dụng:
a. MUX 16:1
b. MUX 8:1
c. MUX 4:1
Câu hi 1.25 (G):
lOMoARcPSD| 58737056
Cho hàm F A, B, C, D()
=
å (2,4,5,7,10,11,12,15).
Hãy xây dựng hàm F bằng cách sử dụng:
a. MUX 16:1
b. MUX 8:1
c. MUX 4:1
Câu hi 1.26 (G):
Cho hàm: F(A,B,C,D) =å
(1,3,7,9,10,12,13,15) Xây dựng hàm logic trên
bằng cách sử dụng: a. Bộ hợp kênh 8:1.
b. Bộ giải mã 4:16 và cổng logic. (Phân
tích và vẽ sơ ồ khối).
Câu hi 1.27 (H):
Cho chuỗi bit thông tin: 1100101110. a.
Xây dựng mã Hamming chẵn
b. Cho ví dụ về cách sửa sai của mã này
Câu hi 1.28 (H):
Cho chuỗi bit thông tin: 1001110011. a.
Xây dựng mã Hamming lẻ
b. Cho ví dụ về cách sửa sai của chuỗi mã này
Câu hi 1.29 (H):
Cho chuỗi bit thông tin: 1011101101. a.
Xây dựng mã Hamming chẵn
b. Cho ví dụ về cách sửa sai của mã này Câu
hi 1.30 (H):
Cho chuỗi bit thông tin: 1110010011. a.
Xây dựng mã Hamming lẻ
b. Cho ví dụ về cách sửa sai của chuỗi mã này
Câu hi loại 2: (3 iểm – 30 phút)
Câu hi 2.1 (C):
Cho bảng trạng thái sau:
A
B
C
F1
F2
lOMoARcPSD| 58737056
0
0
0
1
0
0
0
1
0
1
0
1
0
1
0
0
1
1
1
1
1
0
0
1
1
1
0
1
0
1
1
1
0
1
0
1
1
1
0
1
a. Viết biểu thức F
1
và F
2
và rút gọn
b. Biểu diễn hàm F
1
bằng cổng NOR 2 lối vào và vẽ mạch iện thể hiện.
c. Biển diễn hàm F
2
bằng cổng NAND 2 lối vào và vẽ mạch iện thể hiện.
Câu hi 2.2 (C):
Cho một hệ tổ hợp hoạt ộng theo bảng:
E
A
B
Y0
Y2
1
x
x
0
0
0
0
0
1
0
0
0
1
0
0
0
1
0
0
1
0
1
1
0
0
a. Thiết kế hệ tổ hợp này dùng toàn cổng NOT và NAND 3 lối vào.
b. Dùng hệ tổ hợp ã thiết kế ở câu a (vẽ ở dạng sơ ồ khối) và một cổng AND 2 lối
vào ể thực hiện một hệ tổ hợp F (X,Y,Z) = (1,3,5,6) +
d
(0,7)
Câu hi 2.3 (C):
Cho một hệ tổ hợp hoạt ộng theo bảng:
E
A
B
Y0
Y2
0
x
x
1
1
1
0
0
0
1
1
0
1
1
1
1
1
0
1
0
1
1
1
1
1
a. Thiết kế hệ tổ hợp này dùng toàn cổng NOT và NAND 3 lối vào.
lOMoARcPSD| 58737056
b. Dùng hệ tổ hợp ã thiết kế ở câu a (vẽ ở dạng sơ ồ khối) và một cổng AND 2 lối
vào ể thực hiện một hệ tổ hợp F (X,Y,Z) = (2,3,4,6) +
d
(0,5)
Câu hi 2.4 (E):
Sử dụng IC 74151 và các cổng logic cần thiết ể mở rộng dung lượng bộ ghép kênh lên
gấp 8. Phân tích, lập bảng trạng thái, vẽ mạch iện và giải thích nguyên tắc hoạt ộng của
mạch? Nêu ý nghĩa và một số ứng dụng của bộ ghép kênh trong thực tiễn. Giải thích?
74LS151
1111
1324
2345I7I6I5I4I2I1I3I0 S2S1S0YNYE91150176
Câu hi 2.5:
- Chuyển từ trigger RS sang trigger JK, D và T?
- Nêu ứng dụng của trigger T?
Câu hi 2.6 (K):
- Xây dựng mạch biến mã nhị phân – Gray 4 bit?
- So sánh ưu/nhược iểm của mã nhị phân và mã Gray?
Câu hi 2.7 (K):
- Xây dựng mạch biến mã Gray – nhị phân 4 bit?
- So sánh ưu/nhược iểm của mã nhị phân và mã Gray?
Câu hi 2.8 (M):
Thiết kế mạch iện dùng trigơ JK và cổng NAND ể thực hiện bảng trạng thái sau:
Xung Clock
Q3
Q
2
Q1
1
0
0
1
2
1
0
0
3
0
1
0
4
1
0
1
5
1
1
0
lOMoARcPSD| 58737056
6
0
1
1
Câu hi 2.9 (M):
Thiết kế bộ ếm mã Gray thuận mod 12, ồng bộ, hoạt ộng theo sườn âm xung clock sử
dụng trigger RS.
Câu hi 2.10 (M):
Thiết kế bộ ếm mã Gray nghịch mod 13, ồng bộ, hoạt ộng theo sườn dương xung clock
sử dụng trigger RS.
Câu hi 2.11 (M):
Thiết kế bộ ếm nhị phân thuận mod 12 không ồng bộ hoạt ộng theo sườn âm xung clock
sử dụng trigger JK.
Câu hi 2.12 (M):
Thiết kế bộ ếm nhị phân nghịch mod 11 không ồng bộ hoạt ộng theo sườn dương xung,
sử dụng trigger JK.
Câu hi 2.13 (M)
Thiết kế bộ ếm nhị phân thuận mod 6 ồng bộ hoạt ộng theo sườn dương xung clock bằng
cách sử dụng trigger RS và một số cổng NOR (nếu cần).
Câu hi 2.14 (M):
Thiết kế bộ ếm nhị phân nghịch mod 7 ồng bộ hoạt ộng theo sườn âm xung clock bằng
cách sử dụng trigger RS và một số cổng NAND (nếu cần).
Câu hi 2.15 (M):
Thiết kế bộ ếm nhị phân thuận mod 12 ồng bộ hoạt ộng theo sườn âm xung clock.
Câu hi 2.16 (M):
Thiết kế bộ ếm nhị phân nghịch mod 11 ồng bộ hoạt ộng theo sườn âm xung clock.
Câu hi 2.17 (M):
Thiết kế bộ ếm nhị phân nghịch mod 14 không ồng bộ hoạt ộng theo sườn dương xung
clock sử dụng trigger JK.
Câu hi 2.18 (M):
Thiết kế bộ ếm nhị phân thuận mod 14, không ồng bộ hoạt ộng theo sườn âm xung clock
sử dụng trigger JK.
Câu 2.19 (M):
Thiết kế bộ ếm ồng bộ hoạt ộng theo trình tự sau 1 4 3 6 2 5 và lặp lại bằng cách sử dụng
trigger JK và một số cổng NAND (nếu cần)?
Câu hi 2.20 (M):
Thiết kế bộ ếm ồng bộ hoạt ộng theo trình tự sau 1 3 4 7 6 5 và lặp lại bằng cách sử dụng
trigger JK và một số cổng NAND (nếu cần)?
Câu 2.21 (N):
lOMoARcPSD| 58737056
Phân tích hình sau và cho biết chức năng của mạch?
Câu 2.22 (N):
Phân tích hình sau và cho biết chức năng của mạch?
Câu 2.23 (N):
Phân tích hình sau và cho biết chức năng của mạch?
Câu 2.24 (N):
Phân tích hình sau và cho biết chức năng của mạch?
Câu 2.25 (N):
Phân tích hình sau và cho biết chức năng của mạch?
Clock
J
1
Q
1
>
K
1
1
Q
'1'
J
2
Q
2
>
K
2
2
Q
J
0
Q
0
>
K
0
0
Q
lOMoARcPSD| 58737056
Câu 2.26 (N):
Phân tích hình sau và cho biết chức năng của mạch?
Câu hi 3.27 (N):
Cho sơ ồ mạch tuần tự như hình vẽ. Hãy xây dựng bảng trạng thái ứng với 2 trường hợp.
a) Q0 ược nối với C2
b) Q2 ược nối với C1
c) Cho nhận xét về mã lối ra 2 trường hợp trên.
Câu hi 2.28 (N): Cho
mạch iện:
a. Phân tích hình sau và cho biết chức năng của mạch?
b. Nêu ặc iểm và ý nghĩa của trigger T?
Câu 2.29 (O):
a. Xây dựng mạch bán cộng (Half Adder)?
b. Xây dựng mạch cộng toàn phần (Full Adder)?
c. Ý nghĩa của các mạch iện này?
Câu 2.30 (O):
Clock
J
1
Q
1
>
K
1
1
Q
'1'
J
2
Q
2
>
K
2
2
Q
>
0
Q
Q
0
J
0
K
0
JQ
K
Q
JQ
K
Q
JQ
K
Q
c
c
c
V
+5
+5
V
0
Q
1
Q
2
Q
2
C
1
C
lOMoARcPSD| 58737056
a. Xây dựng mạch bán trừ (Half Subtractor)?
b. Xây dựng mạch trừ toàn phần (Full Subtractor)?
c. Ý nghĩa của các mạch iện này?
2. Đ xut cc phương n t hp câu hi thi thành cc  thi
- Đề thi có thể ược tổ hợp ngẫu nhiên gồm 4 Câu hỏi : 2 câu 2 iểm, 2 câu 3 iểm.
- Trong một ề thi, không có quá 1 câu cùng loại (A, B, C...).
- Thời gian thi : 90 phút.
3. Hưng dn cần thit khc:
Ngân hàng câu hỏi thi này ã ược thông qua bộ môn và nhóm cán bộ giảng dạy học phần.
H Ni, ngy 21 tháng 10 năm 2016
Trưởng khoa
TS. Nguyễn Ngọc Minh
Ging viên ch trì biên soạn
Ths. Vũ Anh Đào

Tài liệu khác của Học viện Công Nghệ Bưu Chính Viễn Thông

Preview text:

lOMoAR cPSD| 58737056
HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG
KHOA: Kỹ thuật iện tử I
NGÂN HÀNG CÂU HỎI THI TỰ LUẬN
Tên học phần: Kỹ thuật số
Mã học phần: ELE1433 Ngành
ào tạo : Công nghệ thông tin
Trình ộ ào tạo: Đại học
Thời gian thi : 90 phút.
1. Ngân hàng câu hỏi thi
Câu hỏi loại 1 (2 iểm - 20 phút) : Câu hỏi 1.1(A): Chuyển ổi:
a. N10 = 75 sang hệ nhị phân (Binary)
b. N10 = 389 sang hệ thập lục phân (Hex)
c. N10 = 5732 sang hệ bát phân (Octal)
d. N10 = 48635 sang hệ BCD (Binary Coded Decimal)
e. N16 = 4DACB sang hệ thập phân (Decimal)
f. N2 = 48635 sang hệ bát phân (Octal) Câu hỏi 1.2(A):
Thực hiện phép tính hai số hệ 16 sau: a. 9ACB7D,416 + 6F8FE7B,0216 b. 29BADC,B316 + 3DECB62,A16 c. 349DB9,5716 + 7A86E3,916 d. 7EDF86,416 + 9BA8DEF,0716 c. 94DFC3,D716 + 8EDBA7,5416
d. 8BADC5F,216 + 53DBA7C,B316 Câu hỏi 1.3(A):
Thực hiện phép tính hai số hệ 8 sau: a. 137652,448 + 213245,028 b. 6323778 + 2453258 c. 4123708 + 7257238 lOMoAR cPSD| 58737056 d. 2123558 + 6517448 e. 534703,368 + 7623107,178 f.
675271,158 + 302564,378 Câu hỏi 1.4 (A):
Thực hiện phép cộng hai số có dấu sau theo phương pháp bù 1 (bit ầu là bit dấu): a. 0101 00112 + 1101 10102 b. 1010 01002 + 1001 10102 c. 1011 01102 + 0110 00012 d.
0101 11102 + 0111 10012 Câu hỏi 1.5 (A):
Thực hiện phép cộng hai số có dấu sau theo phương pháp bù 2 (bit ầu là bit dấu): a. 1101 10012 + 1010 10102 b. 1001 11002 + 0001 01002 c. 0111 10012 + 1011 11002 d.
0110 10112 + 0100 10002 Câu hỏi 1.6 (B):
Rút gọn hàm sau theo phương pháp dùng bảng Karnaugh?
a. F1 (A, B, C, D) = (1, 4, 6, 8, 9, 11, 14). d (3,7, 10)
b. F2 (A, B, C, D) = (0, 3, 5, 8, 9, 14, 15) + d (2,6,10) Câu hỏi 1.7 (B):
Rút gọn biểu thức sau bằng phương pháp ại số:
a. A̅C + AB + B̅C + BCDE + C̅D
b. ̅A̅̅B̅̅C̅. A̅̅B̅̅+̅̅B̅̅C̅̅+̅̅A̅̅C̅ Câu 1.9 (B).
Rút gọn các hàm sau theo phương pháp ại số: a. ABC . AB+BC+CA AC AB BC BCDE CD b. Câu 1.10 (B).
Rút gọn hàm sau theo phương pháp ại số:
F(A, B, C, D) = (1, 2, 4, 7, 8, 11, 13 14). Câu 1.11 (B).
Rút gọn hàm sau theo phương pháp ại số:
F(A, B, C, D) = (1, 2, 4, 7, 8, 11, 13 14). lOMoAR cPSD| 58737056 Câu 1.12 (B).
Rút gọn hàm sau theo phương pháp ại số:
F(A, B, C, D) = (0, 3, 5, 6, 9, 10,12 15). Câu hỏi 1.13 (B):
Chứng minh các ẳng thức: a. AB (A B C) = ABC b. A B C = A B C Câu hỏi 1.14 (C):
Tối ưu hàm sau bằng NOR hai lối vào và vẽ mạch iện thể hiện? F C.D A.B.C A.C B.C Câu hỏi 1.15 (C):
Tối ưu hàm sau bằng NAND hai lối vào và vẽ mạch iện thể hiện? F = A.C+ A.B.D+C.D+ A.B.D Câu hỏi 1.16 (C):
Tối ưu hàm sau bằng mạch cổng NAND 2 lối vào và vẽ mạch iện thể hiện? F A, B, C, D, E ABC ABD BD ADE Câu hỏi 1.17 (C):
Tối ưu hàm sau bằng mạch cổng NOR 2 lối vào và vẽ mạch iện thể hiện?
F A, B, C, D, E()=ABC+ ABD+ BD+ AE Câu hỏi 1.18 (D):
a. Chuyển hàm logic sau sang dạng chuẩn của minterm F1 = (A+B).(B+C).(C+D) F2 = A.(B+A.C).(A+B.C)
b. Chuyển các hàm logic sau sang dạng chuẩn của maxterm F3 = A+ BC+CD+ BCD F4 = A.(B+A.D).(A+B.C) lOMoAR cPSD| 58737056 Câu hỏi 1.19 (D):
a. Chuyển hàm logic sau sang dạng chuẩn của minterm F1 = (A+C).(B+D).(A+D) F2 = A.B.(CD +AC)
b. Chuyển các hàm logic sau sang dạng chuẩn của maxterm F3 = A+ BD+ BC+ BCE F4 = A.(B+A.C).(A+B.C) Câu hỏi 1.20 (E):
Cho bộ giải mã 3:8 dùng IC 74138, hãy mở rộng dung lượng thành 5:32.
(Phân tích, lập bảng trạng thái, vẽ sơ ồ khối và giải thích nguyên lý hoạt ộng của mạch iện) Câu hỏi 1.21 (E):
Cho bộ giải mã 2:4 có một ầu cho phép (E) hoạt ộng ở mức cao, hãy mở rộng dung
lượng thành 4:16. Phân tích, lập bảng trạng thái, vẽ sơ ồ khối và giải thích nguyên lý
hoạt ộng của mạch iện? Câu hỏi 1.22 (E):
Cho bộ giải mã 3:8 dùng IC 74138, hãy mở rộng dung lượng thành 5:32. Phân tích, lập
bảng trạng thái, vẽ sơ ồ khối và giải thích nguyên lý hoạt ộng của mạch iện? Câu hỏi 1.23 (E):
Cho bộ hợp kênh 2:1, hãy xây dựng thành bộ hợp kênh 8:1. Phân tích, lập bảng trạng
thái, vẽ sơ ồ khối và giải thích nguyên lý hoạt ộng của mạch iện? Câu hỏi 1.24 (G):
Cho hàm F A, B, C, D()=å (1,3,5,6,9,11,12,14).
Hãy xây dựng hàm F bằng cách sử dụng: a. MUX 16:1 b. MUX 8:1 c. MUX 4:1 Câu hỏi 1.25 (G): lOMoAR cPSD| 58737056
Cho hàm F A, B, C, D()=å (2,4,5,7,10,11,12,15).
Hãy xây dựng hàm F bằng cách sử dụng: a. MUX 16:1 b. MUX 8:1 c. MUX 4:1 Câu hỏi 1.26 (G): Cho hàm: F(A,B,C,D) =å
(1,3,7,9,10,12,13,15) Xây dựng hàm logic trên
bằng cách sử dụng: a. Bộ hợp kênh 8:1.
b. Bộ giải mã 4:16 và cổng logic. (Phân
tích và vẽ sơ ồ khối). Câu hỏi 1.27 (H):
Cho chuỗi bit thông tin: 1100101110. a.
Xây dựng mã Hamming chẵn
b. Cho ví dụ về cách sửa sai của mã này Câu hỏi 1.28 (H):
Cho chuỗi bit thông tin: 1001110011. a. Xây dựng mã Hamming lẻ
b. Cho ví dụ về cách sửa sai của chuỗi mã này Câu hỏi 1.29 (H):
Cho chuỗi bit thông tin: 1011101101. a.
Xây dựng mã Hamming chẵn
b. Cho ví dụ về cách sửa sai của mã này Câu hỏi 1.30 (H):
Cho chuỗi bit thông tin: 1110010011. a. Xây dựng mã Hamming lẻ
b. Cho ví dụ về cách sửa sai của chuỗi mã này
Câu hỏi loại 2: (3 iểm – 30 phút) Câu hỏi 2.1 (C): Cho bảng trạng thái sau: A B C F1 F2 lOMoAR cPSD| 58737056 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 0 1 1 1 1 1 0 0 1 1 1 0 1 0 1 1 1 0 1 0 1 1 1 0 1
a. Viết biểu thức F1 và F2 và rút gọn
b. Biểu diễn hàm F1 bằng cổng NOR 2 lối vào và vẽ mạch iện thể hiện.
c. Biển diễn hàm F2 bằng cổng NAND 2 lối vào và vẽ mạch iện thể hiện. Câu hỏi 2.2 (C):
Cho một hệ tổ hợp hoạt ộng theo bảng: E A B Y0 Y1 Y2 Y3 1 x x 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 0 1 0 0 0 1 0 0 1 1 0 0 0 1
a. Thiết kế hệ tổ hợp này dùng toàn cổng NOT và NAND 3 lối vào.
b. Dùng hệ tổ hợp ã thiết kế ở câu a (vẽ ở dạng sơ ồ khối) và một cổng AND 2 lối
vào ể thực hiện một hệ tổ hợp F (X,Y,Z) = (1,3,5,6) + d (0,7) Câu hỏi 2.3 (C):
Cho một hệ tổ hợp hoạt ộng theo bảng: E A B Y0 Y1 Y2 Y3 0 x x 1 1 1 1 1 0 0 0 1 1 1 1 0 1 1 0 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 0
a. Thiết kế hệ tổ hợp này dùng toàn cổng NOT và NAND 3 lối vào. lOMoAR cPSD| 58737056
b. Dùng hệ tổ hợp ã thiết kế ở câu a (vẽ ở dạng sơ ồ khối) và một cổng AND 2 lối
vào ể thực hiện một hệ tổ hợp F (X,Y,Z) = (2,3,4,6) + d (0,5) Câu hỏi 2.4 (E):
Sử dụng IC 74151 và các cổng logic cần thiết ể mở rộng dung lượng bộ ghép kênh lên
gấp 8. Phân tích, lập bảng trạng thái, vẽ mạch iện và giải thích nguyên tắc hoạt ộng của
mạch? Nêu ý nghĩa và một số ứng dụng của bộ ghép kênh trong thực tiễn. Giải thích? 74LS151 111113242345I7I6I5I4I2I1I3I0 S2S1S0YNYE91150176 Câu hỏi 2.5:
- Chuyển từ trigger RS sang trigger JK, D và T?
- Nêu ứng dụng của trigger T? Câu hỏi 2.6 (K):
- Xây dựng mạch biến mã nhị phân – Gray 4 bit?
- So sánh ưu/nhược iểm của mã nhị phân và mã Gray? Câu hỏi 2.7 (K):
- Xây dựng mạch biến mã Gray – nhị phân 4 bit?
- So sánh ưu/nhược iểm của mã nhị phân và mã Gray? Câu hỏi 2.8 (M):
Thiết kế mạch iện dùng trigơ JK và cổng NAND ể thực hiện bảng trạng thái sau: Xung Clock Q3 Q2 Q1 1 0 0 1 2 1 0 0 3 0 1 0 4 1 0 1 5 1 1 0 lOMoAR cPSD| 58737056 6 0 1 1 Câu hỏi 2.9 (M):
Thiết kế bộ ếm mã Gray thuận mod 12, ồng bộ, hoạt ộng theo sườn âm xung clock sử dụng trigger RS. Câu hỏi 2.10 (M):
Thiết kế bộ ếm mã Gray nghịch mod 13, ồng bộ, hoạt ộng theo sườn dương xung clock sử dụng trigger RS. Câu hỏi 2.11 (M):
Thiết kế bộ ếm nhị phân thuận mod 12 không ồng bộ hoạt ộng theo sườn âm xung clock sử dụng trigger JK. Câu hỏi 2.12 (M):
Thiết kế bộ ếm nhị phân nghịch mod 11 không ồng bộ hoạt ộng theo sườn dương xung, sử dụng trigger JK. Câu hỏi 2.13 (M)
Thiết kế bộ ếm nhị phân thuận mod 6 ồng bộ hoạt ộng theo sườn dương xung clock bằng
cách sử dụng trigger RS và một số cổng NOR (nếu cần). Câu hỏi 2.14 (M):
Thiết kế bộ ếm nhị phân nghịch mod 7 ồng bộ hoạt ộng theo sườn âm xung clock bằng
cách sử dụng trigger RS và một số cổng NAND (nếu cần). Câu hỏi 2.15 (M):
Thiết kế bộ ếm nhị phân thuận mod 12 ồng bộ hoạt ộng theo sườn âm xung clock. Câu hỏi 2.16 (M):
Thiết kế bộ ếm nhị phân nghịch mod 11 ồng bộ hoạt ộng theo sườn âm xung clock. Câu hỏi 2.17 (M):
Thiết kế bộ ếm nhị phân nghịch mod 14 không ồng bộ hoạt ộng theo sườn dương xung clock sử dụng trigger JK. Câu hỏi 2.18 (M):
Thiết kế bộ ếm nhị phân thuận mod 14, không ồng bộ hoạt ộng theo sườn âm xung clock sử dụng trigger JK. Câu 2.19 (M):
Thiết kế bộ ếm ồng bộ hoạt ộng theo trình tự sau 1 4 3 6 2 5 và lặp lại bằng cách sử dụng
trigger JK và một số cổng NAND (nếu cần)? Câu hỏi 2.20 (M):
Thiết kế bộ ếm ồng bộ hoạt ộng theo trình tự sau 1 3 4 7 6 5 và lặp lại bằng cách sử dụng
trigger JK và một số cổng NAND (nếu cần)? Câu 2.21 (N): lOMoAR cPSD| 58737056
Phân tích hình sau và cho biết chức năng của mạch? Câu 2.22 (N):
Phân tích hình sau và cho biết chức năng của mạch? Câu 2.23 (N):
Phân tích hình sau và cho biết chức năng của mạch? Câu 2.24 (N):
Phân tích hình sau và cho biết chức năng của mạch? Câu 2.25 (N):
Phân tích hình sau và cho biết chức năng của mạch?
J 0 Q 0
J 1 Q 1
J 2 Q 2 > > > '1' K Q 0 0 K 1 1 Q K 2 Q 2 Clock lOMoAR cPSD| 58737056 Câu 2.26 (N):
Phân tích hình sau và cho biết chức năng của mạch?
J 0 Q 0
J 1 Q 1
J 2 Q 2 > > > '1' Q K 0 0 K 1 1 Q K 2 Q2 Clock Câu hỏi 3.27 (N):
Cho sơ ồ mạch tuần tự như hình vẽ. Hãy xây dựng bảng trạng thái ứng với 2 trường hợp. a) Q0 ược nối với C2 b) Q2 ược nối với C1
c) Cho nhận xét về mã lối ra 2 trường hợp trên. Q V +5 0 1 Q Q2 JQ JQ JQ c c c 1 C K Q K Q K Q C +5 2 V
Câu hỏi 2.28 (N): Cho mạch iện:
a. Phân tích hình sau và cho biết chức năng của mạch?
b. Nêu ặc iểm và ý nghĩa của trigger T? Câu 2.29 (O):
a. Xây dựng mạch bán cộng (Half Adder)?
b. Xây dựng mạch cộng toàn phần (Full Adder)?
c. Ý nghĩa của các mạch iện này? Câu 2.30 (O): lOMoAR cPSD| 58737056
a. Xây dựng mạch bán trừ (Half Subtractor)?
b. Xây dựng mạch trừ toàn phần (Full Subtractor)?
c. Ý nghĩa của các mạch iện này?
2. Đề xuất các phương án tổ hợp câu hỏi thi thành các ề thi
- Đề thi có thể ược tổ hợp ngẫu nhiên gồm 4 Câu hỏi : 2 câu 2 iểm, 2 câu 3 iểm.
- Trong một ề thi, không có quá 1 câu cùng loại (A, B, C...). - Thời gian thi : 90 phút.
3. Hướng dẫn cần thiết khác:
Ngân hàng câu hỏi thi này ã ược thông qua bộ môn và nhóm cán bộ giảng dạy học phần.
Hà Nội, ngày 21 tháng 10 năm 2016 Trưởng khoa
Giảng viên chủ trì biên soạn
TS. Nguyễn Ngọc Minh Ths. Vũ Anh Đào

Tài liệu liên quan: