5 trang 7 lượt tải

Đề cương ôn tập chi tiết môn Điện tử số | Học viện Công Nghệ Bưu Chính Viễn Thông

13

Đề cương ôn tập chi tiết môn Điện tử số. Tài liệu được sưu tầm gồm 5 trang, giúp các bạn nắm vững kiến thức, rèn luyện kỹ năng và đạt được kết quả tốt trong học tập. Mời các bạn đón xem!

Môn: Điện tử số 14 tài liệu

Trường: Học viện Công Nghệ Bưu Chính Viễn Thông 1 K tài liệu

Tác giả:

Profile

My Lữ

1 tuần trước
Danh sách Quiz
/5
lOMoARcPSD| 58457166
Đề Cương Ôn Tập Chi Tiết Môn Điện Tử Số
CLO1: Mô tả và biểu diễn các hàm logic số và bộ nhớ bán dẫn cơ bản
Chủ đề 1: Hệ thống số và chuyển đổi giữa các hệ đếm
• Lý thuyết trọng tâm:
• Chuyển đổi giữa hệ nhị phân, thập phân, bát phân, thập lục phân.
• Mã hóa số: Mã BCD (6421, 5421), mã Hamming (phát hiện và sửa sai).
• Biểu diễn số trong máy nh: Số âm (dạng bù 1, bù 2).
• Bài tập vận dụng:
1. Đổi số 1373768 sang hệ nhị phân (Bài 1a).
2. Đổi số BEFE16 sang hệ nhị phân (Bài 1b).
3. Chuyển số 190510 sang hệ nhị phân và thập lục phân (Bài 4).
4. Biểu diễn số nhị phân 10111110111111102 sang thập phân, bát phân, thập lục phân (Bài
5).
5. Thực hiện phép chia nhị phân 1011010÷1100 (Bài 3).
6. Viết 10 từ mã đầu ên của mã BCD.6421 và BCD.5421 (Bài 2).
7. Xây dựng từ mã Hamming lẻ cho 101101 và minh họa phát hiện/sửa sai (Bài 29).
8. Xây dựng từ mã Hamming chẵn cho 1101100 và minh họa phát hiện/sửa sai (Bài 30).
Chủ đề 2: Rút gọn hàm logic bằng bìa Karnaugh
• Lý thuyết trọng tâm:
• Phương pháp tối thiểu hóa hàm logic bằng bìa K.
• Các dạng biểu thức: Tổng các ch (SOP), ch các tổng (POS).
• Xử lý điều kiện "don’t care" (d) trong tối thiểu hóa.
• Bài tập vận dụng:
1. Rút gọn hàm F(A,B,C,D)=∑(1,3,5,12,13,14,15)+d(7,8,9) (Bài 6a).
2. Vẽ sơ đồ mạch dùng cổng NAND cho hàm ở bài 1 (Bài 6c).
lOMoARcPSD| 58457166
3. Rút gọn hàm F(A,B,C,D)=∏(1,3,7,11,15)⋅d(0,2,5) (Bài 7a).
4. Vẽ sơ đồ mạch dùng cổng NAND cho hàm ở bài 3 (Bài 7c).
5. Rút gọn hàm F(A,B,C,D,E)=∑(1,3,5,7,12,14,29,31)+d(13,15,17,19,20,21,22,23) (Bài 8a).
6. Vẽ sơ đồ mạch dùng cổng NAND cho hàm ở bài 5 (Bài 8c).
7. Rút gọn hàm F(A,B,C,D,E)=∏(0,8,12,13,16,18,28,30)⋅d(2,6,10,14,15,24,26) (Bài 9a).
8. Vẽ sơ đồ mạch dùng cổng NAND cho hàm ở bài 7 (Bài 9c).
9. Rút gọn hàm F(A,B,C)=ABC+ABC+ABC+ABC+ABC+ABC (Bài 10a).
10. Vẽ sơ đồ mạch dùng cổng NAND cho hàm ở bài 9 (Bài 10c).
Chủ đề 3: Bộ nhớ bán dẫn
• Lý thuyết trọng tâm:
• Phân loại bộ nhớ: ROM, RAM (SRAM, DRAM).
• Nguyên lý hoạt động: Địa chỉ → Giải mã → Đọc/Ghi dữ liệu.
• So sánh đặc điểm của các loại bộ nhớ.
• Bài tập vận dụng:
1. Giải thích cách hoạt động của IC ROM 74138 (Bài 31).
2. Thiết kế mạch giải mã địa chỉ 3→8 cho ROM.
CLO2: Phân ch mạch logic tổ hợp và tuần tự
Chủ đề 1: Phân ch mạch tổ hợp
• Lý thuyết trọng tâm:
• Các bước phân ch: Tìm hàm logic từ sơ đồ → Lập bảng chân trị → Rút gọn → Giải thích
chức năng.
• Ứng dụng: Mạch mã hóa/giải mã, MUX/DEMUX, ALU đơn giản.
• Bài tập vận dụng:
1. Phân ch mạch sau để thiết lập bảng trạng thái mô tả hoạt động của mạch?
2. Vẽ đồ thị dạng xung tại đầu ra khi dạng xung vào cho tuỳ chọn?
lOMoARcPSD| 58457166
(Hình Bài 1+2).
3. Xây dựng mạch toàn cộng (Full Adder) từ bán cộng (Half Adder) (Bài 34).
4. Xây dựng mạch cộng hai số nhị phân 4 bit từ FA và HA.
Chủ đề 2: Phân ch mạch tuần tự
• Lý thuyết trọng tâm:
• Phân ch trạng thái: Bảng chuyển đổi trạng thái → Đồ thị xung → Chức năng.
• Ứng dụng: Bộ đếm, máy trạng thái hữu hạn (FSM), mạch phát xung.
• Bài tập vận dụng:
1. Phân ch mạch tuần tự có sơ đồ và cho biết chức năng:
2. Phân ch mạch tuần tự từ sơ đồ:
lOMoARcPSD| 58457166
a. Vẽ đồ thị dạng xung ra tại F? Biết rằng xung vào có dạng vuông đều, trạng thái ban
đầu của các trigơ đều bằng không và bỏ qua thời gian trễ của các phần tử trong mạch.
b. Lập bảng trạng thái tương ứng với đồ thị thời gian?
c. Có thể sử dụng mạch này để thực hiện chức năng gì?
CLO3: Thiết kế mạch logic tổ hợp và tuần tự
Chủ đề 1: Thiết kế mạch tổ hợp
• Lý thuyết trọng tâm:
• Các bước thiết kế: Yêu cầu → Bảng chân trị → Rút gọn → Sơ đồ mạch.
• Ứng dụng: MUX/DEMUX, ALU, mạch so sánh.
• Bài tập vận dụng:
1. Thiết kế mạch so sánh 2 số 4 bit (Bài 17).
2. Trong một cuộc thi có 3 giám khảo. Thí sinh chỉ đạt kết quả khi đa số giám khảo đánh giá
đạt. Thiết kế mạch phát hiện đa số giám khảo chọn "đạt" (Bài 13).
3. Thiết kế mạch dùng MUX 8→1 để thực hiện hàm F=∑(1,3,5,7) (Bài 15a).
4. Thiết kế mạch logic từ hàm F=(A+B)⋅C dùng NAND.
Chủ đề 2: Thiết kế mạch tuần tự
• Lý thuyết trọng tâm:
• Các bước thiết kế: Yêu cầu → Bảng trạng thái → Phương trình kích → Sơ đồ mạch.
• Ứng dụng: Bộ đếm, máy trạng thái, mạch phát xung.
• Bài tập vận dụng:
1. Thiết kế bộ đếm đồng bộ mod 6 dùng JK-FF (Bài 20).
2. Thiết kế bộ đếm đồng bộ mod 5 dùng T-FF (Bài 24).
3. Thiết kế bộ đếm không đồng bộ mod 11 (Bài 43).
4. Thiết kế bộ đếm không đồng bộ mod 12 (Bài 44).
5. Thiết kế bộ đếm mã Gray thuận/nghịch (Bài 36, 37).
lOMoARcPSD| 58457166
6. Thiết kế mạch chuyển đổi giữa các trigơ (RS ↔ JK, D ↔ T) (Bài 19).
7. Thiết kế bộ đếm mod 10 dùng IC 7490 (Bài 41b).
Kết thúc đề cương 📚

Tài liệu khác của Học viện Công Nghệ Bưu Chính Viễn Thông

Preview text:

lOMoAR cPSD| 58457166
Đề Cương Ôn Tập Chi Tiết Môn Điện Tử Số
CLO1: Mô tả và biểu diễn các hàm logic số và bộ nhớ bán dẫn cơ bản
Chủ đề 1: Hệ thống số và chuyển đổi giữa các hệ đếm • Lý thuyết trọng tâm: •
Chuyển đổi giữa hệ nhị phân, thập phân, bát phân, thập lục phân. •
Mã hóa số: Mã BCD (6421, 5421), mã Hamming (phát hiện và sửa sai). •
Biểu diễn số trong máy tính: Số âm (dạng bù 1, bù 2). • Bài tập vận dụng:
1. Đổi số 1373768 sang hệ nhị phân (Bài 1a).
2. Đổi số BEFE16 sang hệ nhị phân (Bài 1b).
3. Chuyển số 190510 sang hệ nhị phân và thập lục phân (Bài 4).
4. Biểu diễn số nhị phân 10111110111111102 sang thập phân, bát phân, thập lục phân (Bài 5).
5. Thực hiện phép chia nhị phân 1011010÷1100 (Bài 3).
6. Viết 10 từ mã đầu tiên của mã BCD.6421 và BCD.5421 (Bài 2).
7. Xây dựng từ mã Hamming lẻ cho 101101 và minh họa phát hiện/sửa sai (Bài 29).
8. Xây dựng từ mã Hamming chẵn cho 1101100 và minh họa phát hiện/sửa sai (Bài 30).
Chủ đề 2: Rút gọn hàm logic bằng bìa Karnaugh • Lý thuyết trọng tâm: •
Phương pháp tối thiểu hóa hàm logic bằng bìa K. •
Các dạng biểu thức: Tổng các tích (SOP), tích các tổng (POS). •
Xử lý điều kiện "don’t care" (d) trong tối thiểu hóa. • Bài tập vận dụng:
1. Rút gọn hàm F(A,B,C,D)=∑(1,3,5,12,13,14,15)+d(7,8,9) (Bài 6a).
2. Vẽ sơ đồ mạch dùng cổng NAND cho hàm ở bài 1 (Bài 6c). lOMoAR cPSD| 58457166
3. Rút gọn hàm F(A,B,C,D)=∏(1,3,7,11,15)⋅d(0,2,5) (Bài 7a).
4. Vẽ sơ đồ mạch dùng cổng NAND cho hàm ở bài 3 (Bài 7c).
5. Rút gọn hàm F(A,B,C,D,E)=∑(1,3,5,7,12,14,29,31)+d(13,15,17,19,20,21,22,23) (Bài 8a).
6. Vẽ sơ đồ mạch dùng cổng NAND cho hàm ở bài 5 (Bài 8c).
7. Rút gọn hàm F(A,B,C,D,E)=∏(0,8,12,13,16,18,28,30)⋅d(2,6,10,14,15,24,26) (Bài 9a).
8. Vẽ sơ đồ mạch dùng cổng NAND cho hàm ở bài 7 (Bài 9c).
9. Rút gọn hàm F(A,B,C)=ABC+ABC+ABC+ABC+ABC+ABC (Bài 10a).
10. Vẽ sơ đồ mạch dùng cổng NAND cho hàm ở bài 9 (Bài 10c).
Chủ đề 3: Bộ nhớ bán dẫn • Lý thuyết trọng tâm: •
Phân loại bộ nhớ: ROM, RAM (SRAM, DRAM). •
Nguyên lý hoạt động: Địa chỉ → Giải mã → Đọc/Ghi dữ liệu. •
So sánh đặc điểm của các loại bộ nhớ. • Bài tập vận dụng:
1. Giải thích cách hoạt động của IC ROM 74138 (Bài 31).
2. Thiết kế mạch giải mã địa chỉ 3→8 cho ROM.
CLO2: Phân tích mạch logic tổ hợp và tuần tự
Chủ đề 1: Phân tích mạch tổ hợp • Lý thuyết trọng tâm: •
Các bước phân tích: Tìm hàm logic từ sơ đồ → Lập bảng chân trị → Rút gọn → Giải thích chức năng. •
Ứng dụng: Mạch mã hóa/giải mã, MUX/DEMUX, ALU đơn giản. • Bài tập vận dụng:
1. Phân tích mạch sau để thiết lập bảng trạng thái mô tả hoạt động của mạch?
2. Vẽ đồ thị dạng xung tại đầu ra khi dạng xung vào cho tuỳ chọn? lOMoAR cPSD| 58457166 (Hình Bài 1+2).
3. Xây dựng mạch toàn cộng (Full Adder) từ bán cộng (Half Adder) (Bài 34).
4. Xây dựng mạch cộng hai số nhị phân 4 bit từ FA và HA.
Chủ đề 2: Phân tích mạch tuần tự • Lý thuyết trọng tâm: •
Phân tích trạng thái: Bảng chuyển đổi trạng thái → Đồ thị xung → Chức năng. •
Ứng dụng: Bộ đếm, máy trạng thái hữu hạn (FSM), mạch phát xung. • Bài tập vận dụng:
1. Phân tích mạch tuần tự có sơ đồ và cho biết chức năng:
2. Phân tích mạch tuần tự từ sơ đồ: lOMoAR cPSD| 58457166
a. Vẽ đồ thị dạng xung ra tại F? Biết rằng xung vào có dạng vuông đều, trạng thái ban
đầu của các trigơ đều bằng không và bỏ qua thời gian trễ của các phần tử trong mạch.
b. Lập bảng trạng thái tương ứng với đồ thị thời gian?
c. Có thể sử dụng mạch này để thực hiện chức năng gì?
CLO3: Thiết kế mạch logic tổ hợp và tuần tự
Chủ đề 1: Thiết kế mạch tổ hợp • Lý thuyết trọng tâm: •
Các bước thiết kế: Yêu cầu → Bảng chân trị → Rút gọn → Sơ đồ mạch. •
Ứng dụng: MUX/DEMUX, ALU, mạch so sánh. • Bài tập vận dụng:
1. Thiết kế mạch so sánh 2 số 4 bit (Bài 17).
2. Trong một cuộc thi có 3 giám khảo. Thí sinh chỉ đạt kết quả khi đa số giám khảo đánh giá
đạt. Thiết kế mạch phát hiện đa số giám khảo chọn "đạt" (Bài 13).
3. Thiết kế mạch dùng MUX 8→1 để thực hiện hàm F=∑(1,3,5,7) (Bài 15a).
4. Thiết kế mạch logic từ hàm F=(A+B)⋅C dùng NAND.
Chủ đề 2: Thiết kế mạch tuần tự • Lý thuyết trọng tâm: •
Các bước thiết kế: Yêu cầu → Bảng trạng thái → Phương trình kích → Sơ đồ mạch. •
Ứng dụng: Bộ đếm, máy trạng thái, mạch phát xung. • Bài tập vận dụng:
1. Thiết kế bộ đếm đồng bộ mod 6 dùng JK-FF (Bài 20).
2. Thiết kế bộ đếm đồng bộ mod 5 dùng T-FF (Bài 24).
3. Thiết kế bộ đếm không đồng bộ mod 11 (Bài 43).
4. Thiết kế bộ đếm không đồng bộ mod 12 (Bài 44).
5. Thiết kế bộ đếm mã Gray thuận/nghịch (Bài 36, 37). lOMoAR cPSD| 58457166
6. Thiết kế mạch chuyển đổi giữa các trigơ (RS ↔ JK, D ↔ T) (Bài 19).
7. Thiết kế bộ đếm mod 10 dùng IC 7490 (Bài 41b).
Kết thúc đề cương 📚

Tài liệu liên quan: