Thiết kế Logic Số
Danh sách Tài liệu
-
Thiết kế CSDL Logic từ Sơ đồ ERD - Bảng và thuộc tính môn Thiết kế Logic Số | Học viện Công Nghệ Bưu Chính Viễn Thông
13 7 lượt tải 11 trangThiết kế cơ sở dữ liệu ở mức logic từ sơ đồ ERD. a) Từ sơ đồ ERD, thiết kế các bảng dữ liệu cho các thực thể nêu trên. b) Thiết kế các bảng quan hệ và thiết kế các khóa ngoại phù hợp. Tài liệu được sưu tầm gồm 11 trang, giúp các bạn nắm vững kiến thức, rèn luyện kỹ năng và đạt được kết quả tốt trong học tập. Mời các bạn đón xem!
Danh mục: Học viện Công Nghệ Bưu Chính Viễn ThôngMôn: Thiết kế Logic SốDạng: Tài liệuTác giả: My Lữ2 tuần trước -
Báo cáo bài tập lớn môn Thiết kế Logic Số | Học viện Công Nghệ Bưu Chính Viễn Thông
35 18 lượt tải 32 trangHoạt động theo mã vòng: Có nghĩa là 8 led hoạt động theo tính chất quay và tuần hoàn của mã vòng, ví dụ 8bit trên mỗi bit là 1 con led, bit MSB đang là 0 sẽ quay trái, 0 chuyển về làm bit LSB các bit còn lại tịnh tiến về bên trái, công việc này được thực hiện tuần hoàn. Tài liệu được sưu tầm gồm 32 trang, giúp các bạn ôn luyện và phục vụ cho việc học tập, đạt kết quả tốt. Mời các bạn đón xem!
Danh mục: Học viện Công Nghệ Bưu Chính Viễn ThôngMôn: Thiết kế Logic SốDạng: Báo cáoTác giả: My Lữ2 tuần trước -
Báo cáo bài tập lớn môn Thiết kế Logic Số | Học viện Công Nghệ Bưu Chính Viễn Thông
32 16 lượt tải 26 trangĐề bài yêu cầu thiết kế mạch tổ hợp (combinational circuit), tức là mạch không chứa thành phần nhớ (không cần dùng xung clock). Tài liệu được sưu tầm gồm 26 trang, giúp các bạn nắm vững kiến thức, rèn luyện kỹ năng và đạt được kết quả tốt trong học tập. Mời các bạn đón xem!
Danh mục: Học viện Công Nghệ Bưu Chính Viễn ThôngMôn: Thiết kế Logic SốDạng: Báo cáoTác giả: My Lữ2 tuần trước -
Bài tập lớn môn Thiết kế Logic Số | Học viện Công Nghệ Bưu Chính Viễn Thông
29 15 lượt tải 27 trangMã Johnson là một loại mã hóa dạng nhị phân. Mã Johnson được tạo ra bằng cách sử dụng một dãy bit 0 và 1 sao cho chỉ có một bit thay đổi giá trị tại mỗi bước, tạo ra một chu kỳ dịch chuyển. Tài liệu được sưu tầm gồm 27 trang, giúp các bạn ôn luyện và phục vụ cho việc học tập, đạt kết quả tốt. Mời các bạn đón xem!
Danh mục: Học viện Công Nghệ Bưu Chính Viễn ThôngMôn: Thiết kế Logic SốDạng: Bài tậpTác giả: My Lữ2 tuần trước -
Báo cáo bài tập lớn môn Thiết kế Logic Số | Học viện Công Nghệ Bưu Chính Viễn Thông
28 14 lượt tải 14 trangViết mô tả VHDL cho IC ghi dịch 8 bit hoạt động tại sườn dương của Clock, có tín hiệu chốt Clock (CE) mức tích cực cao, Tín hiệu lập không đồng bộ mức tích cực cao. Tài liệu được sưu tầm gồm 14 trang, giúp các bạn ôn luyện và phục vụ cho việc học tập, đạt kết quả tốt. Mời các bạn đón xem!
Danh mục: Học viện Công Nghệ Bưu Chính Viễn ThôngMôn: Thiết kế Logic SốDạng: Báo cáoTác giả: My Lữ2 tuần trước -
Đề kiểm tra giữa kỳ: Thiết kế logic số và Testbench VHDL môn Thiết kế Logic Số | Học viện Công Nghệ Bưu Chính Viễn Thông
5 3 lượt tải 2 trangMô tả (sử dụng cấu trúc yêu cầu) và viết testbench cho hai mạch tổ hợp sau: Bộ DEMUX 1:8 bằng cấu trúc case...is. Tài liệu được sưu tầm gồm 2 trang, giúp các bạn nắm vững kiến thức, rèn luyện kỹ năng và đạt được kết quả tốt trong học tập. Mời các bạn đón xem!
Danh mục: Học viện Công Nghệ Bưu Chính Viễn ThôngMôn: Thiết kế Logic SốDạng: Đề thiTác giả: My Lữ2 tuần trước -
Báo cáo bài tập lớn môn Thiết kế Logic Số | Học viện Công Nghệ Bưu Chính Viễn Thông
11 6 lượt tải 30 trangMạch điều khiển LED được kích hoạt bởi tín hiệu clk (clock) và tín hiệu reset (đặt lại). Tài liệu được sưu tầm gồm 30 trang, giúp các bạn ôn luyện và phục vụ cho việc học tập, đạt kết quả tốt. Mời các bạn đón xem!
Danh mục: Học viện Công Nghệ Bưu Chính Viễn ThôngMôn: Thiết kế Logic SốDạng: Báo cáoTác giả: My Lữ2 tuần trước -
Bài tập môn Thiết kế Logic Số | Học viện Công Nghệ Bưu Chính Viễn Thông
13 7 lượt tải 21 trangViết chương trình mô tả thanh ghi 8 bit (CLK, CLR, D). Viết testbench để kiểm tra hoạt động của mạch. Tài liệu được sưu tầm, biên soạn dưới dạng file PDF gồm 21 trang, giúp các bạn học tốt, ôn tập hiệu quả, đạt kết quả cao trong các bài thi, bài kiểm tra sắp tới. Mời bạn đón xem!
Danh mục: Học viện Công Nghệ Bưu Chính Viễn ThôngMôn: Thiết kế Logic SốDạng: Bài tậpTác giả: My Lữ2 tuần trước -
Báo cáo bài tập lớn môn Thiết kế Logic Số | Học viện Công nghệ Bưu chính Viễn thông
652 326 lượt tải 30 trangBáo cáo bài tập lớn môn Thiết kế Logic Số của Học viện Công nghệ Bưu chính Viễn thông với những kiến thức và thông tin bổ ích giúp sinh viên tham khảo, ôn luyện và phục vụ nhu cầu học tập của mình cụ thể là có định hướng ôn tập, nắm vững kiến thức môn học và làm bài tốt trong những bài kiểm tra, bài tiểu luận, bài tập kết thúc học phần, từ đó học tập tốt và có kết quả cao cũng như có thể vận dụng tốt những kiến thức mình đã học vào thực tiễn cuộc sống. Mời bạn đọc đón xem!
Danh mục: Học viện Công Nghệ Bưu Chính Viễn ThôngMôn: Thiết kế Logic SốDạng: Báo cáoTác giả: Tiến Dũng1 năm trước