Đề kiểm tra giữa kỳ: Thiết kế logic số và Testbench VHDL môn Thiết kế Logic Số | Học viện Công Nghệ Bưu Chính Viễn Thông
Mô tả (sử dụng cấu trúc yêu cầu) và viết testbench cho hai mạch tổ hợp sau: Bộ DEMUX 1:8 bằng cấu trúc case...is. Tài liệu được sưu tầm gồm 2 trang, giúp các bạn nắm vững kiến thức, rèn luyện kỹ năng và đạt được kết quả tốt trong học tập. Mời các bạn đón xem!
Môn: Thiết kế Logic Số 9 tài liệu
Trường: Học viện Công Nghệ Bưu Chính Viễn Thông 1.2 K tài liệu
Tác giả:
Preview text:
Kiểm tra: Thiết kế logic số (90 phút) Đề số 1 Câu 1.1 (2 iểm):
Mô tả (sử dụng cấu trúc yêu cầu) và viết testbench cho hai mạch tổ hợp sau:
Bộ DEMUX 1:8 bằng cấu trúc case...is.
Bộ mã hóa ưu tiên 8:3 với các ầu vào/ra hoạt ộng ở mức tích cực thấp, và có
một lối vào cho phép hoạt ộng ở mức tích cực thấp. Câu 1.2 (2 iểm):
Mô tả và viết testbench cho Bộ ếm thập phân 2-digit với các ặc iểm: Đếm lùi
mode 60, Clock sườn dương, chức năng Reset ồng bộ, chức năng Load (nạp
hằng số) ồng bộ, chức năng cho phép CE mức tích cực cao. Ghi chú: Hiển thị kết quả ra LED 7 oạn. Câu 1.3 (2,5 iểm):
Cho sơ ồ như hình vẽ. Nêu chức năng của mạch? Viết mô tả VHDL cho mạch
và testbench kiểm tra hoạt ộng của mạch. Câu 1.4 (3,5 iểm):
Vẽ mô hình (ghi chú rõ ràng trên sơ ồ khối, không cần giải thích chức năng
các khối) của hệ thống èn giao thông ơn giản tại ngã tư (Clk=20MHz, chế ộ
êm: Chỉ có các èn vàng cùng sáng, chế ộ ban ngày thời gian chuyển các èn
như sau: Xanh 40s, Vàng 5s, Đỏ 45s), vẽ ồ hình máy trạng thái hữu hạn FSM
và viết mô tả VHDL mô tả chức năng cho bộ iều khiển của hệ thống èn giao thông ó.
Kiểm tra: Thiết kế logic số (90 phút) Đề số 2 Câu 2.1 (2 iểm):
Mô tả (sử dụng cấu trúc yêu cầu) và viết testbench cho hai mạch tổ hợp sau:
Bộ cộng 4 bit không dấu có nhớ.
Bộ giải mã ịa chỉ 3:8 với các ầu vào/ra hoạt ộng ở mức tích cực thấp, và có
một lối vào cho phép hoạt ộng ở mức tích cực thấp. Câu 2.2 (2 iểm):
Mô tả và viết testbench cho Bộ ếm thập phân 2-digit với các ặc iểm: Đếm tiến
mode 90, Clock sườn âm, chức năng Reset không ồng bộ, chức năng Load
(nạp hằng số) ồng bộ, chức năng cho phép CE mức tích cực thấp. Ghi chú:
Hiển thị kết quả ra LED 7 oạn. Câu 2.3 (2,5 iểm): Cho sơ ồ như hình vẽ
Giải thích hoạt ộng của mạch? Viết mô tả VHDL (Entity và Architecture) cho mạch ó.
Viết testbench ể kiểm tra hoạt ộng của mạch. Câu 2.4 (3,5 iểm):
Vẽ mô hình (ghi chú rõ ràng trên sơ ồ khối, không cần giải thích chức năng)
của máy bán hàng nước Cam tự ộng ơn giản (nhận các loại xu cent: 10, 20,
40, giá 1 chai Cam: 50 cent), vẽ ồ hình máy trạng thái hữu hạn FSM và viết
mô tả VHDL mô tả chức năng cho bộ iều khiển của máy bán hàng ó.