Đồ án môn học "Thiết kế bộ khuyếch tán công suất âm tần OTL 60W"

Đồ án môn học "Thiết kế bộ khuyếch tán công suất âm tần OTL 60W"

Môn:
Thông tin:
25 trang 11 tháng trước

Bình luận

Vui lòng đăng nhập hoặc đăng ký để gửi bình luận.

Đồ án môn học "Thiết kế bộ khuyếch tán công suất âm tần OTL 60W"

Đồ án môn học "Thiết kế bộ khuyếch tán công suất âm tần OTL 60W"

80 40 lượt tải Tải xuống
lOMoARcPSD|20899 013
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUT ÂM TẦN OTL
lOMoARcPSD|20899 013
TRƯNG ĐẠI HỌC BÁCH KHOA THÀNH PHỐ HỒ CMINH
KHOA : ĐIỆN-ĐIỆN TỬ
NGÀNH: ĐIỀU KHIỂN TỰ ĐỘNG
ĐỒ ÁN MÔN HỌC
Đề i:
THIẾT KẾ BỘ KHUẾCH ĐẠI
CÔNG SUẤT ÂM TẦN OTL 60W
GVHD: TS. PHẠM HỒNG LIÊN
SVTH : BÙI TRUNG HIẾU
MSSV: 40020776
LỚP : DD02KSTN
lOMoARcPSD|20899 013
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUT ÂM TẦN OTL
TP Hồ Chí Minh, tháng 1 năm 2005
i Trung Hiếu
Downloaded by Ph??ng H
T
o
r
à
a
i
n
(h
g
oa
1
iphuonggg1983@gmail.com)
27/01/2005
lOMoARcPSD|20899 013
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUT ÂM TẦN OTL
i Trung Hiếu
27/01/2005
Với sự phát triển của các công cụ tính tn trgiúp, phần tnh bày dưới đây chủ yếu đưa ra các kết quả sẽ
đạt được kng dn ra các phép nh, nghĩa chỉ đưa ra phần đu cuối, dẫn dắt nếu chỉ tnh bày dưới dạng
thuyết.
u cầu của thiết kế:
P
L
60W
R
L
8
v
in
0.75V
f
min
f
max
100 15000Hz
65%
Z
in
40k
i Trung Hiếu
27/01/2005
lOMoARcPSD|20899 013
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUT ÂM TẦN OTL
2R
L
P
L
L
L
I
A. \ Tầng khuếch đạing suất:
Yêu cầu của thiết kế: Công suất loa P
L
60W
I./ Nguồn cung cấp:
ng suất trung bình phân phối tn tải đưc nh theo ng thức:
1 1
V
2
.R
P I
2
.R I
2
.R
p
L
L
2
pL L
2
Lm L
2(R
16
R )
2
Ta sẽ chọn giá trị ca R
16
R
L
, bởi vậy, th tính gần đúng:
V
Lp max
31V
Trong mạch OTL, V
V
cm
, với hệ số sử dụng điện áp:
Lp max
2
V
cm
0.9 , ta chọn nguồn
V
cc
V
V
cm
2
V
Lp max
2
31
69V
70V
cc
0, 9
II. /Chọn các gtrị R
16
, R
17
, Q
6
, Q
7
:
ng suất tiêu tán tối đa trên 2 Transistor Q
6
, Q
7
Ta có: P
C
= P
CC
- P
L
mà:
P = P = V . I
=
V
CC
.V
p
CC STB CC STB
(R
16
R
L
)
V .V V
2
.R
đồ tầng khuyếch đại công suất
P
C
=
CC p
p L
(R
16
R
L
) 2(R
16
R )
2
V
2
V
2
P
C
=
cc
→Công suất tối đa mỗi Transistor Q
6
, Q
7
phi chịu: P
C 3
P
C 4
cc
=16W
max
2
2
R
max max
4
2
R
Lúc y, hệ số phẩm chất của Transistor
P
max
16
0, 3 (Thường chọn P <5P
) giá trị này phợp.
P 60
max
L Cmax
P
C
20W
Để Transistor hoạt động an tn, ta chn:
V 70V

C max
I
Lp max
4 A
2 60 8
L
L
C
L
i Trung Hiếu
27/01/2005
lOMoARcPSD|20899 013
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUT ÂM TẦN OTL
DC
I
CQ 4
I
CQ6
h
FE 6
DC
R
10m 2m
4
Các điều kiện khác ràng buộc để chọn Transistor n có: tại dòng DC khoảng 1,27A(
=1.27), áp DC khoảng
35V(V ) điều kin DC của Transistor, khi vậnnh, Transistor hoạt động nhiệt độ đến 100
0
C, phải bảo đm
TB
không hỏng, kng q công suất định mức, từ đó, ta chọn cặp Transistor bổ phụ: BD243C(NPN)
P
C
65W
V 100V
BD244C(PNP) các thông số đáng chú ý sau:
CBO
V
CEO
100V
I
C max
6 A
Dựa o nh biểu diễn ng hoạt động an tn ca Transistor, ta thấy khi 35V, ng DC chịu được khong
1.6A, còn dòng AC chịu được tho mãn tại 4A, 65V như vùng chấm chấm trên hình.
Dựa vàonh biểu diễn vùng công suất kh dụng theo nhit độ, ta thấy BJT có kh năng làm vic đến 110(C)
Dựa o nh biểu din đlợi dòng, ta thấy tại giá trị ng
đỉnh 4A, đlợi h
FE
khoảng 25÷35 (Cho ng nhiệt đthay
đổi t 25 C đến 150 C). Khi làm vic vi sơ đồ tín hiu nhỏ
cho các Transistor, ta sẽ chỉ xẻt đến giá trị đỉnh, có thcý
thêm tới giá trị đlợi ng trung nh khi ng phân cc
áp V
CE
thay đổi. Đây cũng nguyên nny o phi tuyến
cho tín hiệu.
Thật ra, với cp Transistor b phụ, tờng trong điều kin
phân cực, dong nh I
BQ
kng bằng nhau, n cng độ
lợi sai khác chút ít, điều đó dẫn đến sóng ra không hoàn tn
đối xứng (khuếch đại 2 n kì kng như nhau), tuy nhiên
sự sai khác y rất nhỏ, thể bỏ qua (khoảng vài mA dòng
ra I
C
)
*/ Chọn giá trị các tr R
16
, R
17
: R
16
, R
17
tác dng để ổn
định nhiệt, tạo ng hồi tiếp để cân bằng tầng đẩy o, ng qua tải cũng cnh dòng qua c trở này từngn
kì, bởi vậy, để không ảnh hưởng đến công suất của tải, ta thường chọn R
16
R
17
R
16
R
17
0,1 .
ng suất tiêu tán trung nh tn tr emitter là:
R
L
. thể chọn:
V
2
31
2
P
RTB
= R I
2
= R
pL max
0.1
0.15W
16 TB max
(R
16
R
L
)
(0.1 8)
ng suất đỉnh tr emitter phải chịu:
V
2
31
2
P
Rp
= R I
2
= R
pL max
0.1
1.5W
16 p max
16
R
L
0.1 8
Ta chọn trở R R 0,1 , công suất trung bình 0.2W, công suất đỉnh 1.5W.
16 17
III. /Chọn các giá trị R
14
, R
15
, Q
4
, Q
5
:
Mạch m việc chế độ lp AB, ta pn cực cho các tr
Dựa vào đặc tuyến của BD243C, ta chọn V
BE
=0.75V. Từ đó:
R
14
, R
15
sao cho dòng DC của Q
6
, Q
7
khoảng 50mA.
V
V
V
V R I
0.75 0.1
31
50m
0.9V .
R
14
DC
BE R
16
DC
BE 16 CQ 6
(0.1 8)

Khi m việc với điều kiện như tn, dựa vào Datasheet của Transistor BD243C, ta thể chọn h
FE6
=25.
Nếu chọnng phân cực cho Q
4
, Q
5
khoảng 5-10(mA). Ta tìm gtrị R
14
, R
15
:
V
R
0.9
V
14
DC
R
14
I
R
R
14
I
CQ 4
I
BQ6
R
14
100 = R
15
Với giá trị như trên, ta tìm ng DC trung bình trên chân emitter của Q
4
, Q
5
(Dùng chia dòng)
14
16
16
14
R
i Trung Hiếu
27/01/2005
lOMoARcPSD|20899 013
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUT ÂM TẦN OTL
4
4
4
I
DC DC
V
Dr
R
I
V
31
50m
I
Q
4
avg
I
R14
avg
I
B6
avg
16 C 6
avg
BE 6
I
R
14
avg
Với
I
B6
avg
=
(0.1 8)
=50.7mA
25
I
Q
avg
60mA
.
Ta đã chọn dòng phân cực ca Q
4
, Q
5
khong 10mA, ng trung bình
I
Q
avg
60mA, từ đó thể m được độ
lớn đỉnh dòng AC qua Q
4
: I
Q
4
= I
CQ
4
+
I
Q
4
avg
I
CQ
180mA.
ng suất trung bình tiêu n trên Transistor Q
4
, Q
5
:
P P
1
V
I
1
R
I
2
1
V
I
=2.1W.
Q 4 Q5
2
CC Q
4
avg
2
AC Q
4

2
CC Q
4
avg

P
C
30W
V V
80V
Ta chọn cặp Transistor bổ phụ Q , Q TIP29B TIP30B các thông số như sau:
CEO CBO
4 5
CE
1A
h
FE
15 100
25
C
B. \Tầng tiền khuếch đại tầng hồi tiếp:
Qua đồ mch, ta nhận thấy rng đến 4 mối nối BE cần được nhiệt, bởi vậy, ta chọn 4 Diode để thực
hiện nhiệm vụy, nhiệm vụ kc của 4 diode n pn cực DC cho cặp Transistor Q4, Q5 sao cho 2 Transistor
y làm việc lp AB, tnh o n hiệu khuếch đại ngõ ra loa.
N nh trên,
V
R
14
V
BE 6
V
R
16
0.9V V
AB
0.9 0.7 1.6V V
AA'
3, 2V
4 Diode này chế độ AC sẽ chịu tmng do Transistor Q3 đưa vào, ta sẽ chn Diode này dựa trên c
I
D
100mA
thông số
70V
V 0.75V
Df
chế độ AC, Transistor Q3 như một nguồn dòng đưa tín hiệuo mạch khuếch đại công suất, nhờ các tr R12,
R13 sẽ biến tnh tín hiệu điện áp.
B6
i Trung Hiếu
27/01/2005
lOMoARcPSD|20899 013
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUT ÂM TẦN OTL
11
I
Như tính toán, áp V
AB
0.9 0.7 1.6V . giả sử phân cực tốt, V
B
=35V, suy ra V
A
=36.6V
Ta nhận thấy rằng các trở R13, R12 có nhiệm vụ tạo ng phân cực cho các Transistor Q
3
, Q
4
, Q
5
, Q
6
, Q
7
, trong
đó dòng I
CQ
3
I
R
12
I
R
13
, dòng này kng đưc q lớn vì s tiêu tán ng suất ích trên các tr R12,R13, nh
hưởng đến hiệu suất của mạch, nhưng nếu chúng quá nhỏ cũng sẽ y nh hưởng đến đimm việc của Transistor
Q3(y o dng tín hiệu).
Khi ng I
CQ
3
I
R
12
I
R
13
=2mA, ta s tính được các giá tr R
12
R
13
17k , để V
A
=33.4V(cân bng tng đẩy
kéo) ta sẽ nh được tr R
11
=72 (sao cho áp rơi tn V
CE
của Q
3
gần bằng Vcc/2).
Ta thấy gtrị của trở R
9
ảnh hưởng lớn đến dòng phân cực nh của Transistor Q2, áp rơi trên R
9
:
V
R
9
V
BE
V
R
0, 7 3m 47 0.84V .
Phải chọn giá trị I
CQ
sao cho điểm phân cc nh của Transistor Q7 hoạt động không gây méo dạng tín hiệu
khi nhận n hiệu từ cn colector của Transistor Q1,(áp xấp xỉ 1V) bởi vậy, sụt áp trên tr hồi tiếp R
F
phải sao cho
ápV
CE
của Q
2
đạt được 2V(có thể chọn đimm việc nh tại V
CEQ
=1.2V) Giả sử áp rơi tn V
CE
của Q
2
khoảng
2.4V. Dòng I
CQ
phải giá trị nhỏ nhất th kng gây méo tín hiệu, bằng tnh phỏng, giá trị ng i
2
rất nhỏ (khoảng 0.1÷0.2mA)Ta chọn giá tr dòng tĩnh làm việc I
CQ
=0.25mA, từ đó ta tính được giá trị tr
V
R
9
0,84
R
9
DC
3, 36k chọn trở R
9
3, 3 . Áp DC tại điểm B phải xấp xỉ 35V, áp DC tại chân E của
I
CQ
0, 25m
Q2 khoảng 2.4V, dòng I
CQ
=0.25mA, dễ dàng suy ra điện trở Feedback R
F
133k .
Áp rơi trên V
CE
của Q2 khoảng 2.4V, trong khi dòng khoảng 0.25mA, nên ng suất tiêu tán trên Q2 rất bé, kng
đáng kể.
Ta chọn Q2 Transistor 2SA1015(Hitachi)
các tng số đáng chú ý như bng n.
Transistor Q3, áp DC trung bình đặt tn CE
khoảng 35V, áp AC lại đỉnh-đỉnh 35V, n ta
sẽ chọn Transistor Q3 theo các tng số
P
C
0.2W
V
CEO
V
CBO
70V .

EC
10mA
Chọn Q3 Q2SD1001(NEC corp.) các
thông số đáng chú ý sau:
7
2
C
2
7
2
DC
lOMoARcPSD|20899 013
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUT ÂM TẦN OTL
R
Nhận xét thấy các trở R5, R6,R8 chỉ tác dụng đối với dòng DC, về AC coi như
chúng nối đất. Ta chọn các trở này sao cho
V
B2
V
E 2
V
EB
2, 4
0, 75
1, 65V
. (ta
sẽ
chọn các trở này sau còn bị ảnh hưởng bởi tầng nhận tín hiệu vào).
C. / Tầng nhận tín hiệu vào: ( thể coi như tầng đm):
Đặc tính ca tng này coi như một tầng ngăn cách tín hiệuo với tng tớc nó,
với trở kng vào khong 40k , mắc mạch như nh n, ta sẽ chọn Q1 độ lợi
ng DC tương đối ln đểng trở kng o của mạch, các trở emitter R
3a
R
3b
được mắc như thế vừa đn định phân cực DC, vừa đgiảm độ lợi áp và tăng Zin
của mạch.
Ta sẽ cho tín hiệu áp ra collector khoảng 0.75÷0.8VAC(pp) để đảm bảo hệ số
hồi tiếp của mạch.
Tầng này làm việc chế độ lớp A, ta phân cực sao cho dòng qua Transistor
cực tiểu thể để giảm công suất tiêu tán ích trên mạch, bởi vậy, ta sẽ cho cng
làm việc dòng phân cực khoảng 3mA, V
CEQ
2V(chọn áp này bằng 3V). Transistor
làm việc chế độ maxswing, nên áp Dz khảng 6-8V, ta sẽ chọn Dz=7.5V, điểm phân
cực tĩnh: Q(3V,3mA). Từ đó, dễ dàng tìm ra Rb1 khoảng 120k , Rb2 khoảng 82k
(hai trở này cần giá trị lớn để tăng trở kháng vào, đồng thời cần chọn theo tỷ lệ để
áp tại chân ba của Q1 khoảng 2.4V). Đồng thời giá trị các trở Colector Emitter
tương ứng để làm việc maxswing là: R1=680 , R3a=270 , R3b=330 .
Ta chọn Q1 Q2SD1010 độ lợi dòng DC tại I
C
=3mA khoảng 800÷1000.
Việc còn lại chỉ chọn các trở phân áp sao cho V
B2
=1.65V, Vz=7.5V, thể tính được R4=100 , R8=22k ,
R6=47k , R5=220k , R7=560 .
Ta chọn các Diode nhiệt phân cực loại
D1N4544 (40mW,75V-Silicon expitaxial
Diode_MCC)
Tính R
10
:
với đồ mạch đã cho, ta th tính :
R
10
R
10
R
F
Từ đó : A
v
out
1
1
R
F
41, 3 , tính
Vf
in 10
được : R
10
3.3k .
ng đồ tín hiệu nhỏ của mạch tn, với các
độ lợi ng h
FE
ng với giá trị dòng đỉnh(biên
độ). đồ:
i Trung Hiếu
27/01/2005
Đặc tính của Transistor Q2SD1001 (NEC Corporation)
v
lOMoARcPSD|20899 013
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUT ÂM TẦN OTL
i Trung Hiếu
27/01/2005
Với các gtrị tham số : h
FE1
750, h
FE 2
150, h
FE 3
175, h
FE 4
50, h
FE 5
50, h
FE 6
35, h
FE 7
35 , các trở
h
ie1
15k, h
ie 2
22k, h
ie3
3k, h
ie4
180, h
ie5
180, h
ie6
10, h
ie7
10 . VR1≈0, Ta tính được độ lợi áp khi không
hồi tiểp:
lOMoARcPSD|20899 013
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUT ÂM TẦN OTL
1
2
L
A
v
v
'
0
380, 53 , hệ số hồi tiếp áp: T A
v
v
in
0
9, 05 , suy ra áp ra đỉnh là:
A
vf
A
v
1 T
380, 53
37, 9 v
1 9, 02
L
v
in
A
vf
0.75 41.5 28, 5V (Dùng các đồ tín hiệu nhỏ để tính nên sai số
so với thực tế.)
D. /Khảo sát các tụ điện ng thông của mạch:
Tụ C
o
phải giá trị lớn để tích điện tốt, do tầng số cắt thấp 100Hz nên chọn giá trị: C
o
=330 F,80V
(f
1
(C
o
) =
1
)
2 (R
L
R
E
)C
o
Tụ liên lạc C
in
nối n hiệu đin áp tầng nhn tín hiệu vào, để kng y méo dạng n hiệu, ta chọn C
in
giá
trị sao cho: C
1
1
0.04 C
4, 7 ,15V
2 f
L
Z
in
2 100 40k
in
Tụ liên lạc C2 nối tầng nhận tín hiệuo tng lái: ta cũng chn giá trị sao cho:
C
1
1
1
2, 2 C
100 ,10V
2
2 f Z 2 f R 2 100 720
2
L in 2 L 7
Tụ C8 c dụng ngăn DC, nối với trở chỉnh biên độ sóng ra đối xứng (R13), ta chọn C
8
47 ,10V
Tụ C7 tác dng ngăn DC, AC, phải giá trị sao cho khi hoạt động trong dải tng từ 100Hz đến
15kHz độ lợi kng giảm q3dB, nghĩa:
1
R
F
R
10
Z
C 3
1
R
F
R
10
1
1, 4
0, 72 Z
C 3
1.4k C
3
470 ,10V
Các tụ C5, C1,C4, C3 vừa làm nhiệm vụ ngán mạch AC vừa làm nhiệm vụ ổn định áp DC đặt trên nó, chọn loại
tụ 2.2 , 10V.
Chọn tụ CL R18: 2 giá tr này đóng vai trò làm tín hiệu ra khi tần số cao không bị suy giảm: Khi f lớn,
cuộn y quấn loa L trở kháng ng, sẽ khiến tổng trở tăng, tín hiệu bị suy giảm biên độ, người ta mắc thêm tụ
CL trở R18 nhằm tác dụng tránh hiện tượng này, trở R18=RL=8 , còn CL phải chọn sao cho giá trị gần bằng
tự cảm của cuộn dây quấn loa, theo kinh nghiệm, thường lấy giá trị tụ khoảng 0.1 .
Các tụ Bybass chọn loại 10 F,10V.
Các tụ C
c1
C
c2
tác dụng tránh tự ch, ta chọn các giá trị tụ này gần bằng tụ C
jc
ca cng, bởi vậy, chọn
C
c1
=10pF,C
c2
=10pF,tụ C
c3
ngoài tác dụng tránh tự kích còn tác dụng quyết định tần số cắt cao của mạch(do các
tr R
eq
nn từ chân Colector của các Transistor Q1,Q2 giá trị nhỏ, đng thời do r
b’e
lớn nên giá trị tụ Miller
của nó kng đáng k).
Dùng đồ tín hiệu nhỏ như trên, ta tính được Z
in
của mạch nhìn từ cực Collector của Q3 khoảng 1.7k . Với
gm=
hfe
175
58m , f
1
15kHz C
7n , C (C C
)
1
g
R
C
70 p
r
b 'e
3k 2 R
eq
C
M
M M c3 jc3 m q c3
Ta mạch sau khi đã khảo sát các tng số như sau:
i Trung Hiếu 27/01/2005
H
in
v
L
v
in
v
L
v
'
L
lOMoARcPSD|20899 013
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUT ÂM TẦN OTL
i Trung Hiếu
27/01/2005
lOMoARcPSD|20899 013
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL
i Trung Hiếu Trang 11 27/01/2005
lOMoARcPSD|20899 013
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL
Từ mch đã có, ta sẽng chương tnh phỏng để kim tra các kết quả tính tn xem đã thon c u cầu khác n ng suất, độ o dng ca tín
hiệu ra hay chưa?
Trước hết kim tra lại chế độ DC xem thử đúng như thiết kế hay kng?
Kết quả thu được rất tốt, đúng như thiết kế ban đu, chỉ sai sót việc chọn Diode Zenner chưa đủ để m nhiệm vụ ổn áp. thể chọn lại loại Zenner ng họ
với nhưng làm ổn áp 6.5V.
Thường để phân cực an toàn, ta chọn Ic2 giá trị ơng đối ln(khoảng 10mA), tuy nhiên, như thế sẽm ngng suất tiêu tán ích tn Transistor Q2, để
hoạt đng tốt, ng này chỉ cn khoảng gần 2mA được, bài tn tn đã đuợc thiết kế maxswing. Tương tự như vy các Transistor Q1, Q2 cũng đã chọn các giá trị
để cng có thể làm việc tốt nhất ở lớp A, dòng Ic7 cũng được giảm xuống khoảng 30mA, bài toán tn được phân cực ở chế đDC một cách tt nhất sao cho c
công suất tiêu tán ích nh nhất thể, ta sẽ thấy điu đó khi kho sát tín hiệu AC ng suất pn bố trên mạch.
i Trung Hiếu Trang 12 27/01/2005
lOMoARcPSD|20899 013
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUT ÂM TẦN OTL
i Trung Hiếu
27/01/2005
Kiểm tra chế độ AC của tầng nhận tín hiệu o:
Kiểm tra AC của tầng lái: (Q3)
Nhận thy tín hiệu xuất hiện các hài hoạ tần tại các tn số 2kHz,3kHz (ta đang khảo sát bài tn ra biên độ
lớn nhất) thế sẽ phải kiểm tra lại điu kiện hệ sốo phi tuyến thoản n hay kng( tầng ra)
lOMoARcPSD|20899 013
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUT ÂM TẦN OTL
i Trung Hiếu
27/01/2005
1 2 n
1 2 n
Khảot chế độ AC của tầng hồi tiếp: (Q2)
Khảo sát chế độ AC của tầng khuếch đạing suất (tầng đẩy kéo):
Ta thể thy kết quả phân tích phổ của Ic xuất hin các hài đáng kể, do tín hiệu này dạng chỉnh lưun . Khi
phân tích phổ cho áp ra tn tải, ta sẽ tính được độ o dạng theo công thức:
A
2
A
2
... A
2
% 100%
A
0
Dựao bảng nh pn tích hệ số hài củan hiu áp ra, ta lp lại n sau ơn vị mặc đnh mV)
A
1
(V)
A
2
(mV)
A
3
(mV)
A
4
A
5
A
6
A
7
A
8
A
9
A
10
A
11
A
12
A
13
A
14
A
15
32.737
260.430
465.176
56.374
97.696
12.059
15
15.74
26
15.5
7.7
13
15.5
10
5.8
A
2
A
2
... A
2
% 100% 1, 9% so với yêu cầu thiết kế (1%) thì không tho mãn, tuy nhiên với các tần
A
0
số khác tần số trung tâm(798Hz), độ méo dạng tín hiệu sẽ xấp xỉ 1%. dụ khi tần số 5kHz. Chỉ hài rất
tần số 10kHz 15 kHz, còn các hài tần số lớn n hu n bằng 0.
Ta sẽ kiểm tra lại một số tng hợp sau.
lOMoARcPSD|20899 013
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUT ÂM TẦN OTL
i Trung Hiếu
27/01/2005
lOMoARcPSD|20899 013
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUT ÂM TẦN OTL
i Trung Hiếu
27/01/2005
lOMoARcPSD|20899 013
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUT ÂM TẦN OTL
i Trung Hiếu
27/01/2005
Kiểm tra đáp ng ng thông của mạch:
Kiểm tra hiệu suất của mạch cũng n công suất của mạch:
Ta kiểm tra công suất hiệu suất của mạch các tn số cắt tần số trung tâm:
Trước tiên, tại tần số cắt thấp: (100Hz)
Dạng sóng ra:
Cho tín hiu áp vào có
biên độ 0,75V, tần số thay
đổi từ 10Hz đến 100kHz, ta
đáp ứng tần số của tín
hiệu ra:
Bài toán đã thiết kế được
thoản cácu cầu của đề
bài, tn số cắt cao và thấp
đúng nu cầu của thiết
kế.
Hiệu suất của mạch:
%
P
L
100%
36, 77
100% 54% (Nhỏ hơn so với yêu cầu, tuy nhiên ta đang xẻt với
tín hiệu bị suy giảm 3dB)
P
cc
67, 99
lOMoARcPSD|20899 013
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUT ÂM TẦN OTL
i Trung Hiếu
27/01/2005
Tại tần số cắt cao: (15kHz)
Hiệu suất của mạch:
%
P
L
100%
34, 064
100% 51, 3% .
Tại tần số trung m(1kHz)
P
cc
66, 419
Dạng ng tín hiệu ra ở 1kHz hầu n
đối xứng qua góc toạ độ với biên độ đnh n
tới 32V, điu này có đưc do các tng được
phân cưc tốt đối xứng.
Nếu mạch lắp ngoài thực tế, đã pn cực tốt
nhưng chưa ra được đối xứng, thể chỉnh
giá trị tụ C8, tC8 sẽ hồi tiếp tín hiệu về
chế độ AC, chỉnh biên độ 2 đỉnh được đối
xứng hơn.
Hiệu suất của mạch:
%
P
L
100%
67, 089
100% 72, 7%
P
cc
92, 286
ng suất ra của mạch rất tốt. Hiệu suất thoả
n u cầu thiết kế(>65%).
lOMoARcPSD|20899 013
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUT ÂM TẦN OTL
i Trung Hiếu
27/01/2005
Khảo t tổng quát sự biến thiên của công suất hiệu suất theo tần số trong dải tần hoạt động của mạch: nhận xét
thấy rằng khi tần số thay đổi, công suất và hiệu suất của mạch cũng bị thay đổi theo, công suất tải ra cực đại tại
f=1100Hz 66.819Wang khảo sát tại thời điểm 9ms) với hiệu suất cực đại 71.482% tại tần số 1600Hz.
Khảo sát hệ số méo dạng của tín hiệu ra trong dải tần hoạt động của mạch với một số tần số:
Tại tần số 100Hz: (Lấy 20 hài)
lOMoARcPSD|20899 013
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUT ÂM TẦN OTL
i Trung Hiếu
27/01/2005
Tại tần số 15000Hz: (Lấy 20 hài):
Ta thể biểu diễn sự biến thiên độo dng của sóng ra bằng đồ thị sau:
Kết luận: Trong dải tn khảo sát, tín hiệu ra bị méo nhiều nhất xung quanh tần số 1800Hz, tuy nhiên, hệ số méo phi
tuyến rất bé (<2%)
lOMoARcPSD|20899 013
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL
Chọn thông số công suất trung bình cho trở, kiểm tra giá trị công suất của các phần tử trong mạch::
Các thông số hiện trên hình chỉ ng suất DC, n ng suất trung bình ca từng phần tử tầng khuếch đạing suất đã được khảo sát phần tớc, ta kng khảo
sát lại. thể chọn tr theo công suất trung bình như tn nh. Hầu như loại ng suất 0.25W sử dng đưc cho tất cả c tr cần có.
Kiểm tra lại công suất trung bình trên Transistor Q4: 270mW, Q5: 300mW, Q6: 12W, Q7: 11W, ta đã chọn các Transistor thoản nhữngu cầu trên.
Kiểm tra Zin: Ta thể đo ng i
in
=19.112 A, suy ra trở vào xấp xỉ 40k (39242 ). Tín
hiệu áp vào áp ra cùng pha với nhau.
i Trung Hiếu Trang 21 27/01/2005
lOMoARcPSD|20899 013
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUT ÂM TẦN OTL
i Trung Hiếu
Downloaded by Ph??ng
T
Ho
r
à
a
i
n
(
g
ho
2
ai
2
phuonggg1983@gmail.com)
27/01/2005
Kiểm tra ổn định nhiệt:
Khi nhiệt độ tăng, Vsat ng, đồng thời áp điểm giữa của tầng đyo bị sai lệch so với thiết kế, bởi vậy,y
rao dạng n hiệu ra (bị xén đầu), để khắc phục nh trạngy, ta thể mắc thêm nhiệt điện trở nối tiếp với RF
R10 để ng ng DC qua trở hồi tiếp nhưng vẫn giữ được độ lợi AC, sao cho áp đim giữa của tầng đẩy o
vẫn giữ sát 35V.
Ta khảo sát trưng hợp khi chưang các nhiệt trở, khi nhiệt độ thay đổi, ta các đồ sau:
Kiểm tra áp ra công suất trung bình ra tải khi nhiệt độ thay đổi:
lOMoARcPSD|20899 013
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL
tham khảo bảng Datasheet của các hãng Siemen, Mospec, Motorola, Toshiba, Hitachi, Micro Commercial
Components, Thomson, FairChild, Boca Semiconductor corp., ON., ST, Power Innovations trong trang web:
www.alldatasheet.com
Dùng chương trình Orcad 9.2 để kiểm tra mạch, các thông số của linh kiện được trong Library của PSPICE.
Một số nh được vẽ bằng cơng trình MATLAB 7.0 (The MathWorks, Inc.)
Bài tập này đã được upload lên mạng Internet tại địa chỉ: www.buitrunghieu.edu.tf.
A
ll
r
i
g
h
t
s
r
e
s
e
r
v
e
d
b
y
Bu
i
T
r
un
g
H
i
e
u
.
i Trung Hiếu
27/01/2005
| 1/25

Preview text:

l OM oARc PSD|20 89 9 01 3
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL l OM oARc PSD|20 89 9 01 3
TRƯỜNG ĐẠI HỌC BÁCH KHOA THÀNH PHỐ HỒ CHÍ MINH KHOA : ĐIỆN-ĐIỆN TỬ
NGÀNH: ĐIỀU KHIỂN TỰ ĐỘNG ĐỒ ÁN MÔN HỌC Đề tài:
THIẾT KẾ BỘ KHUẾCH ĐẠI
CÔNG SUẤT ÂM TẦN OTL 60W GVHD: TS. PHẠM HỒNG LIÊN SVTH : BÙI TRUNG HIẾU MSSV: 40020776 LỚP : DD02KSTN l OM oARc PSD|20 89 9 01 3
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL
TP Hồ Chí Minh, tháng 1 năm 2005 Bùi Trung Hiếu
Downloaded by Ph??ng HToràai n (hg oa1iphuonggg1983@gmail.com) 27/01/2005 l OM oARc PSD|20 89 9 01 3
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL
Với sự phát triển của các công cụ tính toán trợ giúp, phần trình bày dưới đây chủ yếu đưa ra các kết quả sẽ
đạt được mà không dẫn ra các phép tính, nghĩa là chỉ đưa ra phần đầu cuối, dẫn dắt nếu có chỉ trình bày dưới dạng lý thuyết.
Yêu cầu của thiết kế: P  60W L R  8 L v  0.75V in ff  100 15000Hz min max   65% Z  40k in Bùi Trung Hiếu 27/01/2005  l OM oARc PSD|20 89 9 01 3
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL
A. \ Tầng khuếch đại công suất:
Yêu cầu của thiết kế: Công suất loa P  60W L I./ Nguồn cung cấp:
Công suất trung bình phân phối trên tải được tính theo công thức: 1 1 V 2.R
P I 2 .R I 2 .R p L L 2 pL L 2 Lm L 2(R16  R )2 L
Ta sẽ chọn giá trị của R  R , bởi vậy, có thể tính gần đúng: 16 L V   2 60 8 Lp max 2R P   31V L L V Trong mạch OTL, V
cm , với hệ số sử dụng điện áp: Lp max 2  V
cm  0.9 , ta chọn nguồn Vcc V 2 V 2  31 V cm Lp max   69V ฀ 70V cc   0, 9
II. /Chọn các giá trị R , R , Q , Q : 16 17 6 7
Công suất tiêu tán tối đa trên 2 Transistor Q6 , Q7 Ta có: PC = PCC - PL mà: P = P = V . I V .V = CC p CC STB CC STB  (R R ) 16 L V .V V 2.R
Sơ đồ tầng khuyếch đại công suất → PC = CC p
 (R R )  p L  2(R R ) 16 L 16 2 L V 2 V 2 → P phải C =
cc →Công suất tối đa mà mỗi Transistor Q , Q chịu: P 6 7 C 3  PC 4  cc =16W max 2 2R ma x max 4 2R L L 16
Lúc ấy, hệ số phẩm chất của Transistor P C
 0, 3 (Thường chọn P <5P ma x
) giá trị này là phù hợp. P 60 L Cmax L max P  20W C  Để
Transistor hoạt động an toàn, ta chọn: V V  70V CE cc I   I  4 A C max Lp max Bùi Trung Hiếu 27/01/2005  l OM oARc PSD|20 89 9 01 3
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL 4
Các điều kiện khác ràng buộc để chọn Transistor còn có: tại dòng DC khoảng 1,27A(  =1.27), áp DC khoảng 35V(V
) là điều kiện DC của Transistor, khi vận hành, Transistor hoạt động ở nhiệt độ đến 1000C, phải bảo đảm DC TB
không hư hỏng, không quá công suất định mức, từ đó, ta chọn cặp Transistor bổ phụ: BD243C(NPN) và PC  65W V  100V CBO
BD244C(PNP) có các thông số đáng chú ý sau:  V  100V CEO I  6 A C max
Dựa vào hình biểu diễn vùng hoạt động an toàn của Transistor, ta thấy khi ở 35V, dòng DC chịu được khoảng
1.6A, còn dòng AC chịu được thoả mãn tại 4A, 65V như vùng chấm chấm trên hình.
Dựa vào hình biểu diễn vùng công suất khả dụng theo nhiệt độ, ta thấy BJT có khả năng làm việc đến 110( C)
Dựa vào hình biểu diễn độ lợi dòng, ta thấy tại giá trị dòng
đỉnh 4A, độ lợi hFE khoảng 25÷35 (Cho vùng nhiệt độ thay
đổi từ 25 C đến 150 C). Khi làm việc với sơ đồ tín hiệu nhỏ
cho các Transistor, ta sẽ chỉ xẻt đến giá trị đỉnh, có thể chú ý
thêm tới giá trị độ lợi dòng trung bình khi dòng phân cực và
áp VCE thay đổi. Đây cũng là nguyên nhân gây méo phi tuyến cho tín hiệu.
Thật ra, với cặp Transistor bổ phụ, thường trong điều kiện
phân cực, do dòng tĩnh IBQ không bằng nhau, nên chúng có độ
lợi sai khác chút ít, điều đó dẫn đến sóng ra không hoàn toàn
đối xứng (khuếch đại ở 2 bán kì không như nhau), tuy nhiên
sự sai khác này rất nhỏ, có thể bỏ qua (khoảng vài mA ở dòng ra IC)
*/ Chọn giá trị các trở R , R : R , R có tác dụng để ổn 16 17 16 17
định nhiệt, tạo dòng hồi tiếp để cân bằng tầng đẩy kéo, dòng qua tải cũng chính là dòng qua các trở này ở từng bán
kì, bởi vậy, để không ảnh hưởng đến công suất của tải, ta thường chọn R
R R . Có thể chọn: 16 17 L
R R  0,1 . 16 17
Công suất tiêu tán trung bình trên trở emitter là:  V 2  31 2 P   RTB = R I 2 0.1  0.15W  = R pL max  16     16 TB max (R R ) 16 L      (0.1 8) 
Công suất đỉnh mà trở emitter phải chịu:  V 2  31 2 P   Rp = R I 2 0.1  1.5W
= R pL max  16    16 p max R  16 L   0.1 8  R
Ta chọn trở R R  0,1 , công suất trung bình 0.2W, công suất đỉnh 1.5W. 16 17
III. /Chọn các giá trị R , R , Q , Q : 14 15 4 5
Mạch làm việc ở chế độ lớp AB, ta phân cực cho các trở R , R sao cho dòng DC của Q , Q khoảng 50mA. 14 15 6 7
Dựa vào đặc tuyến của BD243C, ta chọn VBE=0.75V. Từ đó:   31 
V   V  V   VR I  0.75  0.1   50m   0.9V . R  (0.1 8)  14 DC BE R16 DC BE 16 CQ 6  
Khi làm việc với điều kiện như trên, dựa vào Datasheet của Transistor BD243C, ta có thể chọn hFE6=25.
Nếu chọn dòng phân cực cho Q , Q khoảng 5-10(mA). Ta tìm giá trị R , R 4 5 14 15 : V  R 0.9  14 DC
V   R I 14   R 14 R R IIR    100 = R 14 DC 14 CQ 4 BQ 6 14 I 10m  2m 15 I CQ6 CQ 4 hFE 6
Với giá trị như trên, ta tìm dòng DC trung bình trên chân emitter của Q4 , Q5 (Dùng chia dòng) Bùi Trung Hiếu 27/01/2005  l OM oARc PSD|20 89 9 01 3
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL 31
R I   V  50m  (0.1 8)
I    I    I   Với  B6  I = =50.7mA Q R14 B6 B6 4 avg avg avg  16 C 6 avg BE 6  RI avg avg 14 25
  I  □ 60mA . Q 4 avg
Ta đã chọn dòng phân cực của Q , Q khoảng 10mA, dòng trung bình  I  □ 60mA, từ đó có thể tìm được độ 4 5 Q 4 avg   lớn đỉnh dòng AC qua Q   4 : I = I +  I I ≈180mA. Q CQ Q CQ 4 4 4 4 avg
Công suất trung bình tiêu tán trên Transistor Q4 , Q5 : 1  1  1 PP
V I   R I 2  V I  =2.1W.   Q 4 Q5 2 CC Q4 avg 2 AC Q4 2 CC Q4 avg   PC  30W
VV  80V
Ta chọn cặp Transistor bổ phụ Q , Q là TIP29B và TIP30B có các thông số như sau:  CEO CBO  4 5 I   1A CE
h  15 100 25∘ C  FE
B. \Tầng tiền khuếch đại và tầng hồi tiếp:
Qua sơ đồ mạch, ta nhận thấy rằng có đến 4 mối nối BE cần được bù nhiệt, bởi vậy, ta chọn 4 Diode để thực
hiện nhiệm vụ này, nhiệm vụ khác của 4 diode là còn phân cực DC cho cặp Transistor Q4, Q5 sao cho 2 Transistor
này làm việc ở lớp AB, tránh méo tín hiệu khuếch đại ở ngõ ra loa.
Như tính ở trên, V   V
 V   0.9VV  0.9  0.7  1.6VV  3, 2V R14 DC BE 6 R16 DC AB AA'
4 Diode này ở chế độ AC sẽ chịu thêm dòng do Transistor Q3 đưa vào, ta sẽ chọn Diode này dựa trên các I  100mA D  thông số VDr 70V V  0.75V Df
Ở chế độ AC, Transistor Q3 như một nguồn dòng đưa tín hiệu vào mạch khuếch đại công suất, nhờ các trở R12,
R13 sẽ biến thành tín hiệu điện áp. Bùi Trung Hiếu 27/01/2005  l OM oARc PSD|20 89 9 01 3
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL
Như tính toán, áp V  0.9  0.7  1.6V . giả sử phân cực tốt, V AB B=35V, suy ra VA=36.6V
Ta nhận thấy rằng các trở R13, R12 có nhiệm vụ tạo dòng phân cực cho các Transistor Q , Q , Q , Q , Q , trong 3 4 5 6 7 đó dòng III CQ R R
, dòng này không được quá lớn vì sẽ tiêu tán công suất vô ích trên các trở R12,R13, ảnh 3 12 13
hưởng đến hiệu suất của mạch, nhưng nếu chúng quá nhỏ cũng sẽ gây ảnh hưởng đến điểm làm việc của Transistor
Q3(gây méo dạng tín hiệu). Khi dòng III   CQ R R
=2mA, ta sẽ tính được các giá trị R R
17k , để VA’=33.4V(cân bằng tầng đẩy 3 12 13 12 13
kéo) ta sẽ tính được trở R11=72 (sao cho áp rơi trên VCE của Q3 gần bằng Vcc/2).
Ta thấy giá trị của trở R9 ảnh hưởng lớn đến dòng phân cực tĩnh của Transistor Q2, áp rơi trên R9:
V   V V  0, 7  3m  47  0.84V . R9 BE R 11 DC
Phải chọn giá trị ICQ sao cho điểm phân cực tĩnh của Transistor Q7 hoạt động không gây méo dạng tín hiệu 7
khi nhận tín hiệu từ chân colector của Transistor Q1,(áp xấp xỉ 1V) bởi vậy, sụt áp trên trở hồi tiếp RF phải sao cho
ápVCE của Q2 đạt được 2V(có thể chọn điểm làm việc tĩnh tại VCEQ=1.2V) Giả sử áp rơi trên VCE của Q2 khoảng
2.4V. Dòng ICQ phải ở giá trị nhỏ nhất có thể mà không gây méo tín hiệu, bằng trình mô phỏng, giá trị dòng i 2 C 2
rất nhỏ (khoảng 0.1÷0.2mA)Ta chọn giá trị dòng tĩnh làm việc ICQ =0.25mA, từ đó ta tính được giá trị trở  2 V  R 0,84 9 R DC   9
 3, 36k  chọn trở R9 3, 3 . Áp DC tại điểm B phải xấp xỉ 35V, áp DC tại chân E của ICQ 0, 25m 7
Q2 khoảng 2.4V, dòng ICQ =0.25mA, dễ dàng suy ra điện trở Feedback RF≈133k . 2
Áp rơi trên VCE của Q2 khoảng 2.4V, trong khi dòng khoảng 0.25mA, nên công suất tiêu tán trên Q2 rất bé, không đáng kể.
Ta chọn Q2 là Transistor 2SA1015(Hitachi)
có các thông số đáng chú ý như bảng bên.
Ở Transistor Q3, áp DC trung bình đặt trên CE
khoảng 35V, áp AC lại có đỉnh-đỉnh là 35V, nên ta
sẽ chọn Transistor Q3 theo các thông số PC  0.2W  VV  70V . CEO CBO I   10mA EC
Chọn Q3 là Q2SD1001(NEC corp.) có các
thông số đáng chú ý sau: Bùi Trung Hiếu 27/01/2005 l OM oARc PSD|20 89 9 01 3
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL
Đặc tính của Transistor Q2SD1001 (NEC Corporation)
Nhận xét thấy các trở R5, R6,R8 chỉ có tác dụng đối với dòng DC, về AC coi như
chúng nối đất. Ta chọn các trở này sao cho V V V
 2, 4  0, 75 ฀ 1, 65V . (ta sẽ B2 E 2 EB
chọn các trở này sau vì nó còn bị ảnh hưởng bởi tầng nhận tín hiệu vào).
C. / Tầng nhận tín hiệu vào: (có thể coi như tầng đệm):
Đặc tính của tầng này coi như một tầng ngăn cách tín hiệu vào với tầng trước nó,
với trở kháng vào khoảng 40k , mắc mạch như hình bên, ta sẽ chọn Q1 có độ lợi
dòng DC tương đối lớn để tăng trở kháng vào của mạch, các trở emitter R 3a và R3b
được mắc như thế vừa để ổn định phân cực DC, vừa để giảm độ lợi áp và tăng Zin của mạch.
Ta sẽ cho tín hiệu áp ra ở collector khoảng 0.75÷0.8VAC(pp) để đảm bảo hệ số hồi tiếp của mạch.
Tầng này làm việc ở chế độ lớp A, ta phân cực sao cho dòng qua Transistor là
cực tiểu có thể để giảm công suất tiêu tán vô ích trên mạch, bởi vậy, ta sẽ cho chúng
làm việc ở dòng phân cực khoảng 3mA, VCEQ 2V(chọn áp này bằng 3V). Transistor
làm việc ở chế độ maxswing, nên áp Dz khảng 6-8V, ta sẽ chọn Dz=7.5V, điểm phân
cực tĩnh: Q(3V,3mA). Từ đó, dễ dàng tìm ra Rb1 khoảng 120k , Rb2 khoảng 82k
(hai trở này cần có giá trị lớn để tăng trở kháng vào, đồng thời cần chọn theo tỷ lệ để
áp tại chân bazơ của Q1 khoảng 2.4V). Đồng thời giá trị các trở Colector và Emitter
tương ứng để làm việc maxswing là: R1=680 , R3a=270 , R3b=330 .
Ta chọn Q1 là Q2SD1010 có độ lợi dòng DC tại IC=3mA khoảng 800÷1000.
Việc còn lại chỉ là chọn các trở phân áp sao cho VB2=1.65V, Vz=7.5V, có thể tính được R4=100 , R8=22k , R6=47k , R5=220k , R7=560 .
Ta chọn các Diode bù nhiệt phân cực là loại
D1N4544 (40mW,75V-Silicon expitaxial Diode_MCC) Tính R10 :
với sơ đồ mạch đã cho, ta có thể tính :  R  10 R R 10 F 1 R Từ F đó : A vout □ 1  41, 3 , tính Vf v  R in 10
được : R10  3.3k .
Dùng sơ đồ tín hiệu nhỏ của mạch trên, với các
độ lợi dòng hFE ứng với giá trị dòng đỉnh(biên độ). Sơ đồ: Bùi Trung Hiếu 27/01/2005 l OM oARc PSD|20 89 9 01 3
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL
Với các giá trị tham số là: h  750, h  150, h  175, h  50, h  50, h  35, h  35 , các trở FE1 FE 2 FE 3 FE 4 FE 5 FE 6 FE 7
h  15k, h
 22k, h  3k, h  180, h  180, h  10, h  10 . VR1≈0, Ta tính được độ lợi áp khi không có ie1 ie 2 ie3 ie4 ie5 ie6 ie7 hồi tiểp: Bùi Trung Hiếu 27/01/2005 l OM oARc PSD|20 89 9 01 3
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL vv A  L
□ 380, 53 , hệ số hồi tiếp áp: T   A L
□ 9, 05 , suy ra áp ra đỉnh là: v v v v' in v' 0 L v 0 L in A A v 
 380, 53 37, 9  v v A  0.75 41.5  28, 5V (Dùng các sơ đồ tín hiệu nhỏ để tính nên có sai số vf ฀ 1 T 1 9, 02 L in vf so với thực tế.)
D. /Khảo sát các tụ điện và băng thông của mạch:
Tụ Co phải có giá trị lớn để tích điện tốt, do tầng số cắt thấp là 100Hz nên chọn giá trị: Co=330 F,80V 1 (f1(Co) = )
2 (R R )C L E o
Tụ liên lạc Cin nối tín hiệu điện áp và tầng nhận tín hiệu vào, để không gây méo dạng tín hiệu, ta chọn Cin có giá trị sao cho: C ฀ 1  1
 0.04  C  4, 7 ,15V in 2 f Z L in 2 100  40k in
Tụ liên lạc C2 nối tầng nhận tín hiệu vào và tầng lái: ta cũng chọn có giá trị sao cho: C ฀ 1  1  1
 2, 2  C  100 ,10V 2 2 f Z 2 f R 2 100 720 2 L in 2 L 7
Tụ C8 có tác dụng ngăn DC, nối với trở chỉnh biên độ sóng ra đối xứng (R13), ta chọn C8  47 ,10V
Tụ C7 có tác dụng ngăn DC, ở AC, nó phải có giá trị sao cho khi hoạt động trong dải thông từ 100Hz đến
15kHz độ lợi không giảm quá 3dB, nghĩa là : R 1 F R Z 1 1 10 C 3      R 0, 72  Z 1.4k C 470 ,10V C 3 3 1 F 1, 4 2 R10
Các tụ C5, C1,C4, C3 vừa làm nhiệm vụ ngán mạch AC vừa làm nhiệm vụ ổn định áp DC đặt trên nó, chọn loại tụ 2.2 , 10V.
Chọn tụ CL và R18: 2 giá trị này đóng vai trò làm tín hiệu ra khi ở tần số cao không bị suy giảm: Khi f lớn,
cuộn dây quấn loa L có trở kháng tăng, sẽ khiến tổng trở tăng, tín hiệu bị suy giảm biên độ, người ta mắc thêm tụ
CL và trở R18 nhằm tác dụng tránh hiện tượng này, trở R18=RL=8 , còn CL phải chọn sao cho có giá trị gần bằng
tự cảm của cuộn dây quấn loa, theo kinh nghiệm, thường lấy giá trị tụ khoảng 0.1 .
Các tụ Bybass chọn loại 10 F,10V.
Các tụ Cc1 và Cc2có tác dụng tránh tự kích, ta chọn các giá trị tụ này gần bằng tụ Cjc của chúng, bởi vậy, chọn
Cc1=10pF,Cc2=10pF,tụ Cc3 ngoài tác dụng tránh tự kích còn có tác dụng quyết định tần số cắt cao của mạch(do các
trở Req nhìn từ chân Colector của các Transistor Q1,Q2 có giá trị nhỏ, đồng thời do có rb’e lớn nên giá trị tụ Miller
của nó không đáng kể).
Dùng sơ đồ tín hiệu nhỏ như trên, ta tính được Zin của mạch nhìn từ cực Collector của Q3 khoảng 1.7k . Với hfe 175 gm=   58m , f  1
 15kHz C  7n , mà C  (C C ) 1 g R   C  70 p H r 3k 2 R C M M c3 jc3 m q c3 b 'e eq M
Ta có mạch sau khi đã khảo sát các thông số như sau: Bùi Trung Hiếu 27/01/2005 l OM oARc PSD|20 89 9 01 3
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL Bùi Trung Hiếu 27/01/2005 l OM oARc PSD|20 89 9 01 3
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL Bùi Trung Hiếu Trang 11 27/01/2005 l OM oARc PSD|20 89 9 01 3
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL
Từ mạch đã có, ta sẽ dùng chương trình mô phỏng để kiểm tra các kết quả và tính toán xem đã thoả mãn các yêu cầu khác như công suất, độ méo dạng của tín hiệu ra hay chưa?
Trước hết kiểm tra lại chế độ DC xem thử có đúng như thiết kế hay không?
Kết quả thu được rất tốt, đúng như thiết kế ban đầu, chỉ sai sót ở việc chọn Diode Zenner chưa đủ để nó làm nhiệm vụ ổn áp. Có thể chọn lại loại Zenner cùng họ
với nó nhưng làm ổn áp ở 6.5V.
Thường để phân cực an toàn, ta chọn Ic2 có giá trị tương đối lớn(khoảng 10mA), tuy nhiên, như thế sẽ làm tăng công suất tiêu tán vô ích trên Transistor Q2, và để
hoạt động tốt, dòng này chỉ cần khoảng gần 2mA là được, bài toán trên đã đuợc thiết kế maxswing. Tương tự như vậy ở các Transistor Q1, Q2 cũng đã chọn các giá trị
để chúng có thể làm việc tốt nhất ở lớp A, dòng Ic7 cũng được giảm xuống khoảng 30mA, bài toán trên được phân cực ở chế độ DC một cách tốt nhất sao cho các
công suất tiêu tán vô ích là nhỏ nhất có thể, ta sẽ thấy điều đó khi khảo sát tín hiệu AC và công suất phân bố trên mạch. Bùi Trung Hiếu Trang 12 27/01/2005 l OM oARc PSD|20 89 9 01 3
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL
Kiểm tra chế độ AC của tầng nhận tín hiệu vào:
Kiểm tra AC của tầng lái: (Q3)
Nhận thấy tín hiệu có xuất hiện các hài hoạ tần tại các tần số 2kHz,3kHz (ta đang khảo sát bài toán ra biên độ
lớn nhất) vì thế sẽ phải kiểm tra lại điều kiện hệ số méo phi tuyến có thoản mãn hay không(ở tầng ra) Bùi Trung Hiếu 27/01/2005 l OM oARc PSD|20 89 9 01 3
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL
Khảo sát chế độ AC của tầng hồi tiếp: (Q2)
Khảo sát chế độ AC của tầng khuếch đại công suất (tầng đẩy kéo):
Ta có thể thấy kết quả phân tích phổ của Ic xuất hiện các hài đáng kể, do tín hiệu này có dạng chỉnh lưu bán kì. Khi
phân tích phổ cho áp ra trên tải, ta sẽ tính được độ méo dạng theo công thức:  
A2  A2 ...  A2   % 1 2 n  100% A0
Dựa vào bảng ở hình phân tích hệ số hài của tín hiệu áp ra, ta lập lại như sau (đơn vị mặc định là mV) A1(V) A2(mV) A3(mV) A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15
32.737 260.430 465.176 56.374 97.696 12.059 15 15.74 26 15.5 7.7 13 15.5 10 5.8 
A2  A2 ...  A2    % 1 2 n
100%  1, 9% so với yêu cầu thiết kế (1%) thì không thoả mãn, tuy nhiên với các tần A0
số khác tần số trung tâm(798Hz), độ méo dạng tín hiệu sẽ xấp xỉ 1%. Ví dụ khi tần số là 5kHz. Chỉ có hài rất bé ở
tần số 10kHz và 15 kHz, còn các hài ở tần số lớn hơn hầu như là bằng 0.
Ta sẽ kiểm tra lại một số trường hợp ở sau. Bùi Trung Hiếu 27/01/2005 l OM oARc PSD|20 89 9 01 3
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL Bùi Trung Hiếu 27/01/2005 l OM oARc PSD|20 89 9 01 3
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL Bùi Trung Hiếu 27/01/2005 l OM oARc PSD|20 89 9 01 3
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL
Kiểm tra đáp ứng băng thông của mạch: Cho tín hiệu áp vào có
biên độ 0,75V, tần số thay
đổi từ 10Hz đến 100kHz, ta
có đáp ứng tần số của tín hiệu ra:
Bài toán đã thiết kế được
thoả mãn các yêu cầu của đề
bài, tần số cắt cao và thấp
đúng như yêu cầu của thiết kế.
Kiểm tra hiệu suất của mạch cũng như công suất của mạch:
Ta kiểm tra công suất và hiệu suất của mạch ở các tần số cắt và tần số trung tâm:
Trước tiên, tại tần số cắt thấp: (100Hz) Dạng sóng ra: Hiệu P 36, 77
suất của mạch:  %  L 100% 
100%  54% (Nhỏ hơn so với yêu cầu, tuy nhiên ta đang xẻt với Pcc 67, 99
tín hiệu bị suy giảm 3dB) Bùi Trung Hiếu 27/01/2005 l OM oARc PSD|20 89 9 01 3
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL
Tại tần số cắt cao: (15kHz) Hiệu P 34, 064
suất của mạch:  %  L 100%  100%  51, 3% . Pcc 66, 419
Tại tần số trung tâm(1kHz)
Dạng sóng tín hiệu ra ở 1kHz hầu như
đối xứng qua góc toạ độ với biên độ đỉnh lên
tới 32V, điều này có được do các tầng được
phân cưc tốt và đối xứng.
Nếu mạch lắp ngoài thực tế, đã phân cực tốt
nhưng chưa ra được đối xứng, có thể chỉnh
giá trị tụ C8, tụ C8 sẽ hồi tiếp tín hiệu về ở
chế độ AC, và chỉnh biên độ 2 đỉnh được đối xứng hơn. Hiệu suất của mạch:  P 67, 089
%  L 100%  100%  72, 7% Pcc 92, 286
Công suất ra của mạch rất tốt. Hiệu suất thoả
mãn yêu cầu thiết kế(>65%). Bùi Trung Hiếu 27/01/2005 l OM oARc PSD|20 89 9 01 3
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL
Khảo sát tổng quát sự biến thiên của công suất và hiệu suất theo tần số trong dải tần hoạt động của mạch: nhận xét
thấy rằng khi tần số thay đổi, công suất và hiệu suất của mạch cũng bị thay đổi theo, công suất tải ra cực đại tại
f=1100Hz là 66.819W(Đang khảo sát tại thời điểm 9ms) với hiệu suất cực đại là 71.482% tại tần số 1600Hz.
Khảo sát hệ số méo dạng của tín hiệu ra trong dải tần hoạt động của mạch với một số tần số:
Tại tần số 100Hz: (Lấy 20 hài) Bùi Trung Hiếu 27/01/2005 l OM oARc PSD|20 89 9 01 3
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL
Tại tần số 15000Hz: (Lấy 20 hài):
Ta có thể biểu diễn sự biến thiên độ méo dạng của sóng ra bằng đồ thị sau:
Kết luận: Trong dải tần khảo sát, tín hiệu ra bị méo nhiều nhất xung quanh tần số 1800Hz, tuy nhiên, hệ số méo phi tuyến rất bé (<2%) Bùi Trung Hiếu 27/01/2005 l OM oARc PSD|20 89 9 01 3
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL
Chọn thông số công suất trung bình cho trở, kiểm tra giá trị công suất của các phần tử trong mạch::
Các thông số hiện trên hình chỉ là công suất DC, còn công suất trung bình của từng phần tử tầng khuếch đại công suất đã được khảo sát ở phần trước, ta không khảo
sát lại. Có thể chọn trở theo công suất trung bình như trên hình. Hầu như loại có công suất 0.25W là sử dụng được cho tất cả các trở cần có.
Kiểm tra lại công suất trung bình trên Transistor Q4: 270mW, Q5: 300mW, Q6: 12W, Q7: 11W, ta đã chọn các Transistor thoả mãn những yêu cầu trên.
Kiểm tra Zin: Ta có thể đo dòng iin =19.112 A, suy ra trở vào xấp xỉ 40k (39242 ). Tín
hiệu áp vào và áp ra cùng pha với nhau. Bùi Trung Hiếu Trang 21 27/01/2005 l OM oARc PSD|20 89 9 01 3
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL
Kiểm tra ổn định nhiệt:
Khi nhiệt độ tăng, Vsat tăng, đồng thời áp ở điểm giữa của tầng đẩy kéo bị sai lệch so với thiết kế, bởi vậy, gây
ra méo dạng tín hiệu ra (bị xén đầu), để khắc phục tình trạng này, ta có thể mắc thêm nhiệt điện trở nối tiếp với RF
và R10 để tăng dòng DC qua trở hồi tiếp nhưng vẫn giữ được độ lợi AC, sao cho áp ở điểm giữa của tầng đẩy kéo vẫn giữ sát 35V.
Ta khảo sát trường hợp khi chưa dùng các nhiệt trở, khi nhiệt độ thay đổi, ta có các sơ đồ sau:
Kiểm tra áp ra và công suất trung bình ra tải khi nhiệt độ thay đổi: Bùi Trung Hiếu Downloaded by Ph??ng T Ho
ràain(gho2ai2phuonggg1983@gmail.com) 27/01/2005 l OM oARc PSD|20 89 9 01 3
THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL
Có tham khảo bảng Datasheet của các hãng Siemen, Mospec, Motorola, Toshiba, Hitachi, Micro Commercial
Components, Thomson, FairChild, Boca Semiconductor corp., ON., ST, Power Innovations trong trang web: www.alldatasheet.com
Dùng chương trình Orcad 9.2 để kiểm tra mạch, các thông số của linh kiện có được trong Library của PSPICE.
Một số hình được vẽ bằng chương trình MATLAB 7.0 (The MathWorks, Inc.)
Bài tập này đã được upload lên mạng Internet tại địa chỉ: www.buitrunghieu.edu.tf.
All rights reserved by Bui Trung Hieu. Bùi Trung Hiếu 27/01/2005
Document Outline

  • A. \ Tầng khuếch đại công suất:
  •  
    • B. \Tầng tiền khuếch đại và tầng hồi tiếp:
    • Tính R10 :
    • D. /Khảo sát các tụ điện và băng thông của mạch:
    • THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL
      • Kiểm tra chế độ AC của tầng nhận tín hiệu vào:
      • Khảo sát chế độ AC của tầng hồi tiếp: (Q2)
      • Kiểm tra đáp ứng băng thông của mạch:
      • Khảo sát hệ số méo dạng của tín hiệu ra trong dải tần hoạt động của mạch với một số tần số:
      • Tại tần số 15000Hz: (Lấy 20 hài):
    • THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL (1)
      • Kiểm tra ổn định nhiệt:
      • Kiểm tra áp ra và công suất trung bình ra tải khi nhiệt độ thay đổi:
    • THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ÂM TẦN OTL (2)